LVS验证的实验指导.doc

第五章 物理验证 （一）教学内容 1．物理验证的概念； 2．主流物理验证工具介绍； Calibre 是Mentor Graphics 的IC版图验证软件，此软件包括设计规则检查（ DRC ）、版图与原理图一致性检查（LVS）、电气规则检查（ERC）、及版图寄生参数萃取（LPE）等验证功能。其操作界面主要分为图形模式(GUI)(graphical user interface) Calibre Interactive与指令模式（Command Line），其中图形模式可以单独启动，亦可与Virtuoso 等软件相连接，其操作界面皆相同。本章我们主要研究图形模式。 3.主要术语 SVRF---Standard Verification Rule Format（标准的检查文件） RVE---Results Viewing Environment（显示结果用的环境窗口） SVDB---Standard Verification Database (LVS results) DRC---Design Rule Check（设计规则检查） ERC---Electrical Rule Checking（电气规则检查） LVS---Layout Versus Schematic（版图原理图一致性检查） LPE---Layout Parasitic Extraction（版图寄生参数萃取） 第二节 LVS版图与原理图的一致性 4.Calibre LVS 简介 Calibre LVS 是一个出色的版图与线路图对比检查工具，具有高效率、高准确度和大容量等优点。Calibre LVS 不仅可以对所有的“元件”进行验证，而且还能在不影响性能的条件下，处理无效数据。主要表现在以下几个方面： (1) 运行模式快捷方便：Calibre LVS 有两种运行模式，即命令行模式和界面模式(Calibre Interactive-LVS)。采用命令行模式可以快速输入控制命令，快速运行，其结果精确稳定。Calibre Interactive-LVS 能够自动选择验证正被编辑的单元，并且能够选择所有的Calibre运行时间选项以及标准文件的规范。该验证技术，允许用户选择特定标准文件以及独立规则和规则组的任何子集。GUI 可控制普通使用的LVS 选项，并记录运行设置过程。当采用修改控制或冻结标准文件时，它可将运行配置数据传给Calibre。其界面友好，使用方便。我们在做LVS 过程中，对于规模较小的模拟电路和数模混合电路，一般采用方便的图形界面模式(Calibre Interactive-LVS)进行对比检查，这样可以在启动RVE 后，对照LVS 结果文件和版图，将电路(或者网表)和版图直接对应起来检查，非常方便；对于大规模的SoC 电路，由于命令行方式输入简单直接，运行速度更快，运行结果稳定精确，这次就采???了命令行方式来运行LVS，获得了极大的成功。 (2) 多种比较方式可选：Calibre LVS 可以进行版图与电路图(layout vs shematic)和网表与网表(netlist vs netlist)的方式对比检查，还可以单独从版图提取网表。而且，通过v2lvs 命令，可以将自动布局布线所产生的verilog 网表转换成spice 网表，然后与自动布局布线的版图进行对比，操作简单方便，结果精确。由此可见，可以根据不同需要，在LVS 验证过程的不同阶段，灵活地选择比较方式，以获得最有效的运行和最佳的结果。 (3) 侦错方便快捷：当运行完LVS 后，Calibre LVS 会产生一个结果报告，明确指出出错类型和数目，并且可以对层次化中的每个模块都有一个完整的LVS 报告，简单明了。这个报告还能明确指出短路(特别是电源和地短路的情况)、开路、浮空或孤立的nets、pin swapping以及软连接等问题。Calibre LVS 还能产生一个详细的结果数据库，其中包括原理图网表、从版图抽取的网表、结果报告、版图中的器件及连接关系等。这样通过RVE 来读取这些数据，就可以在版图和网表中准确地Highlight 有错误的地方(图1)。 由此可见，Calibre LVS 所产生的结果文件结构清晰，又可以通过RVE 来准确定位，能有效地帮助用户快速地消除错误以降低设计风险，这在我们项目的开发过程中得到了完全的体现。由于时间紧迫，致使后端设计的时间相当紧张，正是Calibre LVS 能准确无误、快速地查出短路、开路、浮空或孤立的网络、引脚、软连接等问题，还能很好地识别晶体管、门级电路和模块级电路，才使得我们按时地完成了百万门级的信息安全SoC 的设计。在反复使用 Calibre LVS 的图形界面的运行方式和命令行方式过程中，发现Calibre LVS 图形界面的运行方