快捷参考指南（UG1231）.PDFVIP

UltraFast 设计方法 快捷参考指南 (UG1231) 引言 单板和器件规划 设计登录和设计实现 UltraFast 设计方法是由赛灵思推荐的一套最佳实践， RCB 设计人员 FPGA 设计人员 逻辑设计人员 旨在最大限度提升生产力，并减少复杂系统的设计迭代，面向 系统包括嵌入式处理器、模拟与数字化处理、高速连接、 审核关键接口 针对管脚分析器件 定义良好的设计层 以及网络处理。如欲了解详情，请参阅《UltraFast .? 验证部件安置与关键 .? 检查收发器与结合 I/O 的 .? 定义相关层次结构，帮助开展全局布局与布局规划 设计方法指南（适用于 Vivado Design Suite）》 UG949)。 接口 .? 位置 .? 在上层附近插入 I/O 与时钟组件 审核 PCB 布局 .? 检查 SSI 技术 I/O 管脚 .? 在主要层次结构边界上加入寄存器 UltraFast 设计方法检查表 (XTP301) 包含了所有常见问题， .? 进行存储器接口与收发 .? 分配 .? 生成 IP 并审核目标器件利用率 重点关注设计在下游能够产生影响的方方面面，并介绍了通常 器检查表工作 .? 验证部件安置与关键接口 构建并验证 RTL 子模块 被忽略或未知的潜在问题。它能够帮助您轻松访问相关辅助材 .? 遵循 PCB 布局建议 定义关键接口的 I/O 管脚 .? 确保设计符合 RTL 编程指导方针 料。该检查表已经纳入 Xilinx Documentation Navigator .? 确保最终 FPGA 管脚由 .? 创建 I/O 管脚分配项目 .? 在 DSP 与存储器周围添加足够的寄存器 工具 (DocNav) 中。 FPGA 设计人员签发 .? 定义并验证存储器控制器、 .? 只在必要时使用控制信号 审核原理图 GT 以及 PCIe 技术位置 .? 采用综合属性控制最终逻辑映射 本快速参考指南重点介绍了关键的设计方法步骤，有助于更快 .? 确立时钟框架 .? 创建简单时序约束，审核估算时序与逻辑层过多的地