数字逻辑[第3章一二讲].pptVIP

第三章 门电路;复习：半导体基础知识;本征半导体：纯净的具有晶体结构的半导体。 本征激发(热激发）：在受温度、光照等环境因素的影响，半导体共价键中的价电子获得足够的能量而挣脱共价键的束缚，成为自由电子的现象。;多子：自由电子 少子：空穴;多子：空穴 少子：自由电子;⑴载流子的两种运动方式： 扩散运动：由于存在浓度差，载流子从浓度高的区域向浓度低的区域运动。 漂移运动：载流子在电场作用下的定向运动。 ⑵PN结的形成： 将一块半导体的一侧掺杂成P型半导体，另一侧掺杂成N型半导体，在两种半导体的交界面处将形成一个特殊的薄层→ PN结。;PN结形成示意图; 多子扩散;①外加正向电压（也叫正向偏置） 外加电场与内电场方向相反，内电场削弱，扩散运动大大超过漂移运动，N区电子不断扩散到P区，P区空穴不断扩散到N区，形成较大的正向电流，这时称PN结处于导通状态。;②外加反向电压（也叫反向偏置） 外加电场与内电场方向相同，增强了内电场，多子扩散难以进行，少子在电场作用下形成反向电流，因为是少子漂移运动产生的，反向电流很小，这时称PN结处于截止状态。;PN结的伏安特性;逻辑门电路：用以实现基本和常用逻辑运算的电子电路。 基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。 正逻辑与负逻辑的表示方法： 正逻辑：高电平用1表示，低电平用0表示。 负逻辑：高电平用0表示，低电平用1表示。 门电路的分类。;门电路的分类 双极型集成电路（采用双极型半导体元件） 晶体管 – 晶体管逻辑 TTL 射极偶合逻辑 ECL 集成注入逻辑 I2L MOS 集成电路（采用金属氧化物元件） P 沟道金属氧化物 PMOS N 沟道金属氧化物 NMOS 互补金属氧化物 CMOS;第一节 半导体二极管门电路; 硅：0.5 V 锗： 0.1 V;二极管的开关特性：;产生反向恢复过程的原因： 反向恢复时间tre就是存储电荷消散所需要的时间。;0V;0V;第二节 CMOS门电路;一、MOS管的结构;二、MOS管的工作原理; ;三、MOS管的开关特性;NMOS管和PMOS管的通断条件;vI;二、CMOS非门的工作原理;电压、电流传输特性：;噪声容限 ;CMOS反相器输入/输出特性;T2的导通内阻与(vGS2)有关。 (vGS2)越大，导通内阻越小。因此，在相同的负载电流IOL下，VDD越高（vGS2越大），导通时内阻越小，T2漏源之间压降越小，VOL越低。;? 当门电路输出低电平时 ;CMOS门电路的动态特性 ;2. 延迟时间;B;B;CMOS门电路组成满足的规律： ; 在门电路的每个输入端、输出端各增设一级反相器，称之为带缓冲器的CMOS门电路。;3、漏级开路门电路（OD门）;RL的计算方法;OD门输出中有一个为“0”时：;3 .CMOS传输门;CMOS模拟开关 ; 4. CMOS三态门;讨论题：CMOS门电路多余引脚的处理。 ; 输入端悬空、通过电阻接地或接电源电压时、输入端逻辑状态的确定。 CMOS 门电路 输入端不允许悬空 通过电阻接地等效于接低电平； 通过电阻接电源等效于接高电平。 TTL门电路 输入端悬空相当于接高电平 通过电阻接地或接电压时，输入端的逻辑状态与电阻的大小有关。 R≥1kΩ，输入端相当于接高电平 R＜1kΩ，电阻相当于导线;三极管的开关特性;＋;②ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以???出电压：;TTL反相器;一、TTL反相器的工作原理;（1）当输入低电平时， vA=0.3V，T1发射结导通，vB1=0.3V+0.7V=1V ，T2和T5均截止，T4和D2导通 vO＝VCC –VBE4-VD≈5V-0.7V-0.7V=3.6V;（2）当输入高电平时， vA=3.6V，T1处于倒置工作状态，集电结正偏，发射结反偏， vB1=0.7V×3=2.1V，T2和T5饱和，输出为低电平vO=0.3V。;A;2. 两个输入端都输入高电平;功能表;①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。