第2章门电路[修改].ppt

2.1 概 述 2.2 半导体器件的开关特性 2.3 分立元件门电路 2.4 TTL集成门电路 2.5 CMOS集成门电路;5V;二、逻辑赋值方法;VI控制开关S的断、通情况。 S断开，VO为高电平； S接通，VO为低电平。 ;工艺分类 双极型门电路 MOS门电路 Bi-CMOS电路 逻辑功能分类 与门、或门、非门 与非门、或非门、与或非门、同或、异或;2.2 半导体器件的开关特性; 理想开关: 接通时阻抗为零;断开时阻抗为无穷大; 两状态之间的转换时间为零。 ;2.1.1 半导体二极管的开关特性;+;2. 动态开关特性;① 开启时间: 由反向截止转换为正向导通所需要的时间. 二极管的开启时间很小,可忽略不计。;RC;(2) 截止条件及截止时的特点;现象：存在开关时间。;2.1.3 MOS管的开关特性;导通条件: VGS VTN 和 VGD VTN (VTN为NMOS管的开启电压);NMOS管开关近 似直流等效电路;2.3 分立元件门电路;⒈二极管与门(续);⒉ 二极管或门（D或门）;⑶符号;3.三极管非门电路;而三极管饱和时所需要的最小基极电流 IBS=ICS/β=(Vcc－VCE)/(RC· β) =(3 －0.3)/(1×30)=0.09mA;结论: 由于 IBIBS ，所以三极管饱和。输出为低电平。 VO=0.1~0.3V;4.逻辑电平及正、负逻辑;在本课程中,如不作特殊说明,一般都采用正逻辑表示.; 对一个特定的逻辑门,采用不同的逻辑表示时,其门的名称也就不同.;2.4 TTL集成门电路;2.4.1 TTL与非门;（1） 输入级：R1、T1、D1、D2;（2）中间级: R2、T2、R3;设输入信号高低电平分别为 ViH=3.4V; ViL=0.2V;(2) 输入均为高电平;（1）结构 TTL反相器由三部分构成：输入级、中间级和输出级。 ;A为高电平时，VB1≈2.1V ，T1倒置，VB2≈1.4V，T2和T5饱和，T4和D3截止，Y为低电平。 ;（二）TTL门电气特性与参数;电压传输特性分析; 产品规范值:VOL≤0.4V 典 型 值: VOL＝0.3V 标准高低平: VOL=VSL=0.4V;相关参数（续）;⒊输入噪声容限;二、输入伏安特性;⑴ 输入短路电流IIS：;⑵输入漏电流IIH（输入高电平电流）;条件：前级输出为 低电平。;R1;定义：即输入端通过电阻R接地时的特性. Vi=f(Ri);ViUT=1.4V 时,相当输入低电平， 所以输出为高电平。;（1）悬空的输入端（RI＝∞）相当于接高电平。;开门电阻 RON;四、输出特性;2. 输出高电平时;门电路输出驱动同类门的个数;+5V;输出低电平时，流入前级的电流（灌电流）：;五、TTL与非门的动态特性;2. 电源的动态尖峰电流; 电源的动态尖峰电流引起的后果:;TTL门电路包括与门、或门、与非门、或非门、与或非门、异或门等几种常见的类型。 TTL门电路输入端、端出端的电路结构形式与反相器基本相同 反相器的特性同样适用所有的TTL门电路;输入特性： 低电平电流 单端 高电平电流 多端;2.或非门;3.与或非门;+5V;2.符号;;F=F1F2F3?;全部截止;2)电平转换功能;4.上拉电阻RL的确定;假设有一个输出是低电平;例：求上拉电阻大小;OC门的缺点：工作速度慢。 原因： 推拉式输出结构被破坏，使输出端负载电 容的充电要经过RL。;二、三态门电路（TSL门）;+5V;1;截止;功能表; 分时控制各个门的CS端，就可以让各个门的输出信号分别进入总线。;两个三态门组成的电路， 门1为低电平使能 门2为高电平使能;2.5 CMOS集成门电路;⒊符号及导通条件;⑴静态功耗小。（约10μW）;NMOS管驱动管;A=1;⒉工作原理（续）;VDD;2. 电流传输特性：;3. 输入伏安特性;输入特性: 输入端绝缘，输入电流为0 输入端保护电路 必须避免输入端悬空 ?;输入端??电阻接地相当于接低电平 输入端不能悬空;5. 输出特性: 导通内阻的影响 低电平最大输出电流 灌电流;高电平最大输出电流 拉电流 ?;6. 动态特性: 延迟时间 交流噪声容限 动态功耗;一、CMOS与非门;⒉工作原理;⒉工作原理;⒉工作原理;⒉工作原理;⒉工作原理（续）;二、CMOS或非门;⒉工作原理;⒉工作原理;⒉工作原理;⒉工作原理;⒉工作原理（续）;三、带输出缓冲级的CMOS门：