使用Quartus进行多功能数字钟设计讲述.doc

 PAGE 19 EDA设计 使用Quartus II进行多功能数字钟设计 院 系： 机械工程 专 业： 车辆工程 姓 名： 张小辉 学 号： 115101000151 指导老师： 蒋立平、花汉兵 时 间： 2016年5月25日 摘要 本实验是电类综合实验课程作业，需要使用到QuartusⅡ软件，（Quartus II 是 HYPERLINK /view/3317625.htm \t _blank Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及 HYPERLINK /view/557623.htm \t _blank 仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程）。本实验需要完成一个数字钟的设计，进行试验设计和仿真调试，实验目标是实现计时、校时、校分、清零、保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。 关键字：电类综合实验 QuartusⅡ 数字钟设计 仿真 Abstract 本实验是电类综合实验课程作业，需要使用到QuartusⅡ软件，（Quartus II 是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程）。本实验需要完成一个数字钟的设计，进行试验设计和仿真调试，实验目标是实现计时、校时、校分、清零、保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。 This experiment is electric comprehensive experimental course work and need to use the Quartus II software, Quartus II is Altera integrated PLD / FPGA development software, schematic and VHDL, Verilog HDL and AHDL (Altera hardware description language support) etc. a variety of design input form, embedded in its own synthesizer and simulator can complete hardware configuration complete PLD design process from design entry to). The need to complete the design of a digital clock, and debug the design of experiment and simulation, the experimental goal is to achieve timing, school, reset, keep and the whole point timekeeping and other basic functions, and then download to the smartsopc experimental system debugging and validation. Key words: Electric power integrated experiment Quartus II Digital clock design Simulation 目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc424149543 EDA设计  PAGEREF _Toc424149543 \h 1  HYPERLINK \l _Toc424149544 摘要  PAGEREF _Toc424149544 \h 2  HYPERLINK \l _Toc424149545 目录  PAGEREF _Toc424149545 \h 4  HYPERLINK \l _Toc424149546 一、设计要求[1] 5  HYPERLINK \l _Toc424149547 二、工作原理[2] 6  HYPERLINK \l _Toc424149548 三、各模块说明[3] 7