数码管扫描显示 数电实验.docVIP

实验报告 2016 年 1 月 5 日 成绩： 姓名陈孟春、程平安学号14051115班级专业计算机科学与技术课程名称《数字电路课程设计》任课老师冯建文指导老师冯建文机位号实验序号18实验名称数码管扫描显示实验时间2016.1.5实验地点1教233实验设备号一、实验程序源代码（含实验程序源代码及模块设计说明、注释等） /* 实验分工 本实验的代码主要由陈孟春同学完成，程平安同学做了后期的测试工作。 程序介绍 本程序分为4个模块，分别为主模块（shiyan18）、显示模块（Display）、分频模块（Timer）、十进制计数器模块（DecAdder）。 主模块（shiyan18）主要负责连接其他模块以及连接各个管脚。 显示模块（Display）的功能是把4位8421码转换为数码管所需的位选信号和段选信号。 分频模块（Timer）的功能是把100M的时钟转换成其他频率的时钟。比如显示模块每位数字的刷新时间大约为2.6ms，那就用了分频模块输出的第19、18位作为位选的时钟。数码管的计数需要较慢的速度，所以选择了第24位作为它的时钟，如果需要更快的增加速度，也可以选择23或者22位。 十进制计数器模块（DecAdder）的功能是对时钟的脉冲个数进行计数，当来了一个时钟上升沿时就可以加一。由于本实验的数码管是4位的，所以在主模块中创建了4个十进制计数器模块的实例，通过级联来实现4位的十进制计数器。 */ `timescale 1ns / 1ps module shiyan18( input StartStop, input clk, input _clr, output [3:0] AN, output [7:0] seg ); wire [24:0] delay; wire c0,c1,c2,c3; wire [15:0] data; Timer timer(clk,delay); Display display(data,delay[19:18],AN,seg); DecAdder da0(_clr,StartStop,delay[24],data[3:0],c0), da1(_clr,StartStop,c0,data[7:4],c1), da2(_clr,StartStop,c1,data[11:8],c2), da3(_clr,StartStop,c2,data[15:12],c3); endmodule module Timer( input CP, output reg [24:0] delay = {24{1b0}} ); always @(posedge CP) begin delay = delay + 1b1; end endmodule module Display( input [15:0] Data, input [1:0] Bit_Sel, output reg [3:0] AN, output reg [7:0] Seg ); reg [7:0] memory[0:15]={8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 }; always @(Bit_Sel) begin case(Bit_Sel) 0: begin AN = 4b0111; Seg = memory[Data[15:12]]; end 1: begin AN = 4b1011; Seg = memory[Data[11:8]];