数电第6章时序逻辑电路-5.ppt

6.5 若干典型的时序逻辑集成电路;6.5 若干典型的时序逻辑集成电路;8位CMOS寄存器74HC374;8位CMOS寄存器74HC/HCT374;8位CMOS寄存器74LV374;2、 移位寄存器;(1) 基本移位寄存器;D3=Qn2 ; 1 0 1 1;DSI 从高位开始输入;（2）典型集成电路;2. 多功能双向移位寄存器;实现多种功能双向移位寄存器的一种方案(仅以FFm为例);（2）典型集成电路 CMOS 4位双向移位寄存器74HC/HCT194 ;74HCT194 的功能表 ;2、计数器的分类;同步计数器;(1) 异步二进制计数器---4位异步二进制加法计数器;结论:;;②典型集成电路 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25℃工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。;Q0在每个CP都翻转一次;4位二进制同步加计数器逻辑图;; (2)典型 集成计数器74LVC161;74LVC161逻辑功能表;(2)时序图;1. 异步二-十进制计数器;两种连接方式的状态表; 2. 用集成计数器构成任意进制计数器; (2) 反馈置数法;（1）工作原理;a、电路;状态编号;6.7 时序可编程通用阵列逻辑器件(GAL);6.7.1 时序可编程逻辑器件中的宏单元;1. 通用阵列逻辑（GAL） 在PLA和PAL基础上发展起来的增强型器件.电路设计者可根据需要编程，对宏单元的内部电路进行不同模式的组合，从而使输出功能具有一定的灵活性和通用性。;3. 现场可编程门阵列（FPGA） 芯片内部主要由许多不同功能的可编程逻辑模块组成，靠纵横交错的分布式可编程互联线连接起来，可构成极其复杂的逻辑电路。它更适合于实现多级逻辑功能，并且具有更高的集成密度和应用灵活性在软件上，亦有相应的操作系统配套。这样，可使整个数字系统（包括软、硬件系统）都在单个芯片上运行，即所谓的SOC技术。;可编程与阵列（32X64位）; GAL的电路结构与PAL类似，由可编程的与逻辑阵列、 固定的或逻辑阵列和输出电路组成，但GAL的输出端增设了 可编程的的输出逻辑宏单元（OLMC）。通过编程可将 OLMC设置为不同的工作状态，可实现PAL的所有输出结构，产生组合、时序逻辑电路输出。;数据选择器;乘积项数据选择器(2选1);乘积项数据选择器：根据AC0和AC1(n)决定与逻辑阵列的第一乘积项是否作为或门的一个输入端。只有在G1的输出为1时，第一乘积项是或门的一个输入端。;OMUX：根据AC0和AC1(n)决定OLMC是组合输出还是寄存器输出模式;三态数据选择器(4选1);FMUX： 根据AC0和AC1(n)的不同编码，使反向传输的电信号也对应不同。;功 能 组合;5. GAL的编程与开发; ?时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能。时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。。