时序逻辑电路概述及分析补充资料.doc

时序逻辑电路的基本概念 时序逻辑电路的特点、结构及分类 一、时序逻辑电路的特点 时序逻辑电路的特点是：电路在任一时刻的输出状态，不仅与当时的输入状态有关，而且还与电路原来所处的状态有关。因此，在时序逻辑电路中必须具有能够记忆电路状态的存储电路，以便把电路原来产生的状态存储起来，并作为产生新状态的条件。存储电路主要由触发器来完成。此外，在时序逻辑电路中，还应具有反馈通路，以使由存储电路记忆下来的电路状态能在下一个时刻影响电路的状态。 二、时序逻辑电路的基本结构框图 时序逻辑电路的基本结构框图如图10.2.1所示。由图可知，时序逻辑电路在结构上有两个特点： ①由组合逻辑电路和存储电路两部分组成。 ②输出和输入之间至少有一条反馈路径。即存储电路的输出信号Q（即状态 信号）必须反馈到组合逻辑电路的输入端，并与输入信号X一起共同决定电路的输出信号Z。 图10.2.1 时序逻辑电路的基本结构框图 在图10.2.1中，X (X1,…, Xi）为时序逻辑电路的输入信号； Z (Z1,…, Zj) 为时序逻辑电路的输出信号；D (D1,…, Dm) 为驱动存储电路转换为下一状态的激励信号（或称驱动信号）；Q (Q1,…, Qm)为存储电路的状态信号，它表示时序逻辑电路当前的状态，简称现态。状态信号Q被反馈到组合逻辑电路的输入端，与输入信号X一起决定时序逻辑电路的输出信号Z，并产生对存储电路的激励信号D, 从而确定下一个状态，即次态。这些信号之间的逻辑关系可表示为 　　　 （10.2.1） 　　　 　　 （10.2.2） （10.2.3） 其中，式（10.2.1）是输出方程；式（10.2.2）是存储电路的驱动方程（或称激励方程）；式（10.2.3）是时序电路的状态方程，Qn是现态，Qn+1是次态，该式表达了存储电路从现态到次态的转换。 三、时序电路的分类 时序逻辑电路通常分为同步时序逻辑电路（Synchronous Circuit）和异步时序逻辑电路（Asynchronous Circuit）两大类。 （一）同步时序逻辑电路 在同步时序逻辑电路中，所有触发器的时钟输入端都接到同一个时钟脉冲信号源上，因此，所有触发器都接受同一个时钟脉冲的控制，它们的状态（即时序电路的状态）的变化是同时发生的。 （二）异步时序逻辑电路 在异步时序逻辑电路中，触发器不受统一的时钟脉冲信号的控制，各触发器状态的变化不是同时发生的。 10.2.2 时序逻辑电路功能的描述方法 描述一个时序逻辑电路的逻辑功能可以采用逻辑方程式、状态表、状态转换图、时序图等方法。这些方法从不同角度描述了时序逻辑电路逻辑功能的特点，它们在本质上是相同的，可以相互转换，是分析和设计时序逻辑电路的基本工具。 一、逻辑方程式 逻辑方程式包括三组基本方程：输出方程、驱动方程（激励方程）和状态方程。对于异步时序逻辑电路来说还有时钟方程。用逻辑方程式虽然能对时序逻辑电路作清楚准确地描述，但不够直观，也不能根据这些逻辑方程式来判断时序逻辑电路的逻辑功能。此外，在设计时序逻辑电路时，也很难根据给出的逻辑要求直接写出电路的逻辑方程式。 逻辑方程式通常是根据给定的时序逻辑电路的逻辑图写出的。 二、状态转换表 状态转换表（State Table）简称状态表, 是反映时序逻辑电路的输出Z、次态Qn+1和电路的输入X、现态Qn之间对应取值关系的表格，如表10.2.1所示。表的顶部是输入X的组合，表的左边是现态Qn的组合，表的内部是每一个现态与输入的组合所导致的次态Qn+1和输出Z。状态表的读法是：处于现态Qn的时序逻辑电路，当输入为X 时，该电路的输出为Z，在有效时钟脉冲作用下将进入次态Qn+1。 表10.2.1 时序逻辑电路的状态表 X＝0X＝10 0 0 1 1 0 1 101/0 10/0 11/0 00/111/0 00/0 01/0 10/1 状态表可由描述时序逻辑电路的三组基本方程得到，也可由文字描述导出。应该注意的是：①状态转换是由现态到次态；②输出Z虽然写在次态后面，但却是现态的函数。 三、状态转换图 状态转换图（State Diagram）简称状态图, 是反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形。将表10.2.1转换为如图10.2.2所示的状态图，可以更直观形象地表示出电路状态的转换过程，更容易分析电路的逻辑功能。 在状态图中：