第9章可编程并行输入输出接口8255A总汇.ppt

第九章 可编程并行接口8255A;第九章 可编程并行接口8255A;9．1 并行接口原理;图9-1 并行接口和外设连接示意图; 9.1.1 并行接口的功能 通常来说，一个并行接口应具备以下功能： 1. 实现与系统总线的连接，提供数据的输入输出功能。 2. 实现与外部设备相的连接，具有与外部设备进行应答的同步机构，保证有效地进行数据的发送或接收。 3. 具有中断请求与处理功能，使得数据的输入/输出可以采用中断的方式来实现。; 9.1.2 并行接口的控制方式 1.并行I/O接口的输入过程 ①输入设备将数据送往并行I/O接口，同时向接口发送数据输入选通(STB)信号。 ②STB信号一方面将输入数据保存在接口内的数据寄存器，另一方面将接口内状态寄存器的输入数据就绪(Ready)状态置位(‘1’)，供CPU查询，或申请中断。 ③CPU通过查询状态获知数据进入接口或收到中断请求后执行指令读取数据。 ④接口将状态寄存器中的Ready状态复位(‘0’),同时向输入设备方式数据输入应答(ACK)信号。; 2.并行I/O接口的输出过程 ①CPU执行输出指令，将数据送到接口中的数据寄存器。 ②接口将寄存器中数据送往外部设备，同时向外部设备发出数据输出选通(STB)信号，并将接口内状态寄存器的设备忙(Busy)状态置位(‘1’)。 ③外部设备接收到数据，并将数据输出完成后，向接口发一个数据应答(ACK)信号。 ④接口收到ACK信号，将状态寄存器中的设备忙(Busy)状态复位(‘0’),Busy信号既可以作为状态信号供CPU查询，又可以作为向CPU发送的中断请求信号。;并行接口电路的外部信号可分为与外部设备相连的接口信号和与CPU相连的接口信号两部分。 与外部设备的接口信号 数据信号：用于接口电路与外部设备进行数据的输入或输出。 状态信号：用于接口电路接收外部设备提供的状态信息。 控制信号：用于接口电路向外部设备提供控制功能; 2．与CPU的接口信号 数据信号：用于接口电路与CPU的数据交换。 地址译码信号：用于选择不同的接口电路以及接口电路内部不同的寄存器。 读写信号：用于确定CPU对接口电路的读/写操作。 中断请求与应答信号：用于实现中断请求和中断响应操作。; 9.1.3 并行接口的接口标准 1.Centronics标准：并行打印机接口 2.IEEE1284标准：;9．2 可编程并行接口芯片8255A; 9.2.1 8255A的内部结构及引脚功能 1．8255A的内部结构 8255A内部具有三个带锁存器或缓冲器的数据端口，可与外设进行并行数据交换，各端口内具有中断控制逻辑和选通控制逻辑。外设与CPU之间可通过条件传送方式或中断方式进行信息交换，在条件传送方式下，8255A可提供联络信息。 8255A的内部结构框图如图9-2所示。从图中可见，8255A由以下几部分组成。; （1）数据端口A、B、C 8255A有3个8位的数据端口，即端口A，端口B和端口C。设计人员可通过编程使它们分别作为输入端口或输出端口。不过，这3个端口有各自的特点。 端口A对应一个8位的数据输入锁存器和一个8位的数据输出锁存器/缓冲器。端口A作为输入或输出时，数据均受到锁存。 端口B和端口C均对应一个8位输入缓冲器和一个8位数据输出锁存器/缓冲器。 在使用中，端口A和端口B常常作为独立的输入或者输出端口。端口C除了可以作为独立的输入或输出端口外，还可以配合端口A和端口B的工作。具体说，端口C可分成两个4位的端口，分别作为端口A和端口B的控制信号和状态信号。;图9-2 8255A内部结构及引脚功能图; （2）A组控制和B组控制 这两组控制电路一方面接收CPU发来的控制字并决定8255A的工作方式；另一方面接收来自读/写控制逻辑电路的读/写命令，完成接口的读/写操作。 A组控制电路控制端口A和端口C的高4位的工作方式和读/写操作。 B组控制电路控制端口B和端口C的低4位的工作方式和读/写操作。 （3）总线缓冲器 这是一个双向三态的8位数据缓冲器，8255A正是通过它与系统总线相连。输入数据、输出数据、CPU发给8255A的控制字都是通过这个缓冲器传递的。; （4）读/写控制逻辑电路 读/写控制逻辑电路负责管理8255A的数据