chapter4组合逻辑电路2教程.ppt

*;目录;4.1 概述;二、逻辑功能的描述;组合电路的框图及函数：;4.2 分析方法和设计方法;例4.2.1：;②真值表;4.2.2 设计方法;3、步骤;可选用： A、小规模集成门电路（SSI） B、中规模集成的常用组合逻辑器件（MSI） C、可编程逻辑器件（PLD）;例4.2.2;R;③选定器件的类型—SSI;例4.2.3;A;;③选定器件的类型—SSI; 设计一个能被2或3整除的逻辑电路。要求输入的被除数是0-9之间的8421BCD码；能整出除时输出为高电平；不能整除输出为低电平；用最少的与非门实现。 ; 对于多个输出的组合逻辑电路的设计，不能只考虑每个的输出最简，而要尽可能的使用公共项，是最终使用的门电路最少。;AB;AB;4.3 若干常用组合逻辑电路;4.3.1 编码器(encoder);一、普通编码器－以3位为例;2、真值表;3、函数式;二、优先编码器(priority encoder);以74HC148为例—8线－3线优先编码器;2、功能表;3、函数式;4、逻辑图;5、功能总结;例4.3.1：;二—十进制优先编码器74LS147;4.3.2 译码器(decoder);一、二进制译码器－74HC138（3线-8线译码器）;2、真值表;4、逻辑图;5、74HC138——逻辑图;5、74HC138——功能表;5、74HC138——逻辑符号;5、74HC138——应用－作为数据分配器;6、74HC138——应用－扩展;;二、用译码器设计组合逻辑电路;2、举例;三、二—十进制译码器－74LS42;四、显示译码器;1、七段字符显示器—外形显示;LED;LCD;LCD;LCD和LED性能比较;２、BCD—七段显示译码器(7448);卡诺图;7448的函数式和逻辑图;7448的附加控制信号;7448的附加控制信号;7448的附加控制信号;利用 和 的配合，实现多位显示系统的灭零控制 ;4.3.3 数据选择器(MUX);4.3.3 数据选择器(Data Selector);常用的MUX;一、74HC153;2、74HC153的功能扩展－双4选1;二、用MUX设计组合电路;例4.3.6：用8选1MUX实现;4.3.4 加法器;2. 全加器;二、多位加法器;2. 超前进位加法器(Carry Look-ahead);74LS283;三、用加法器设计组合电路;思考：已知X是3位二进制数（其值小于等于5），试实现Y=3X，并用7段数码管进行显示?;7448;4.3.5 数值比较器;二、多位数值比较器;2.74LS85;扩展端;3.74LS85的扩展—8位二进制数的大小;4.4 组合逻辑电路中的竞争-冒险现象;4.4.1 竞争—冒险现象及其成因;现象：;定义;原因： 构成电路的各元???均存在有传输延迟时间； 任何两个输入信号不可能同时发生变化，总有先有后； 输入信号的上升时间和下降时间均不为0。 坏处： 尖峰脉冲的存在可能使电路发生误动作。;2线—4线译码器中的竞争-冒险现象;*4.4.2 检查竞争—冒险现象的方法;例：;4.4.3 消除竞争—冒险现象的方法;1、输出端接滤波电容;2.引入选通脉冲;3.修改逻辑设计