网站大量收购独家精品文档,联系QQ:2885784924

Verilog行为语句浅析.ppt

  1. 1、本文档共92页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第六章 Verilog行为语;类别语句可综合性过程语句ini;在一个模块(module)中,;§6.1.1 always过程;always的敏感信号表达式:;敏感信号列表举例——4选1数据;posedge和negedge;敏感信号列表中用逗号分隔敏感信;敏感信号列表中使用通配符“*”;用always过程块描述组合逻;用always过程块实现较复杂;无标题;§6.1.2 initial过;initial begin;用来将两条或多条语句组合在一起;块内的语句是顺序执行的。每条语;块内的语句是同时执行的;块内每;赋值分为两类:连续赋值语句(C;*1. 非阻塞赋值方式 ;2. 阻塞赋值方式 alw;非阻塞赋值仿真波形图 阻塞赋值;非阻塞(non-blockin;高级程序语句条件语句循环控制语;§6.4.1 if条件语句;【例】 模为60的BCD码加法;使用if语句五点说明:三种形式;使用条件语句注意事项应注意列出;[例]设计一个数据选择器alw;如何正确使用case语句?al;§6.4.2 case条件语;BCD码—七段数码管显示译码器;使用case语句说明:其中“敏;是case语句的两种变体在ca;module mux_z(ou;§6.5 循环语句循环语句分;for语句for语句的一般形式;module vote7 (;while语句while语句带;下例用while循环语句对re;repeat语句repeat语;module mult_rep;forever语句foreve;initial begin;generate语句Veril;module gray2bi;等同于下面的语句: assin;§6.6 编译指示语句Ver;宏替换definedefi;关于宏定义的说明宏名可以用大写;文件包含includein;include “../..;时间尺度timescale在;例: timescale ;条件编译命令ifdef、e;§6.7 任务与函数任务(t;§6.7.1 任务(task;定义任务的注意事项:第一行ta;【例】: task read;任务的调用 任务的调用;【例】:对前例的任务read_;§6.7.2 函数(func;函数定义的注意事项:与任务一样;【例】:函数定义1functi;【例】:函数定义2functi;函数的调用 调用语句格;函数调用既可以出现在过程块中,;任务和函数的区别:比较项目任务;Verilog HDL提供了一;$display和$write;格式说明: 由“%”和格式字;普通字符: 即需要原样输出的;【例】 假设a、b、c的值分别;如果输出列表中表达式的值包含有;在输出格式为十六进制和八进制的;对于二进制输出格式,表达式值的;$monitor任务监控任务$;$monitoroff 任务用;仿真控制任务仿真控制任务用于使;文件输出任务这两个系统任务用于;例: 先定义一个有25;还有一种方式可以把指定的数据放;5. 仿真时间函数在Ver;【例】: timesca;采用$realtime: ;6. 随机函数random;§6.8 顺序执行与并发执行;顺序执行模块1module ;顺序执行模块1仿真波形图 顺序;顺序执行模块1综合结果顺序执行;module parall(q;思考题:P183:6.1 、6;THANKS!

文档评论(0)

1112111 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档