2.2组合逻辑[3学时].pptVIP

下载本文档

1
0
约小于1千字
约 50页
2017-05-03 发布于四川
举报
版权申诉

2.2组合逻辑[3学时].ppt

1、本文档共50页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

2.2组合逻辑[3学时]

组合逻辑; Review（1）;Review（2）;Review（3）; Review（4）;什么是组合逻辑;静态与动态;静态CMOS电路;举例:NAND;举例:NOR;构建CMOS组合逻辑;复杂组合逻辑;例子;问题;标准单元;CMOS特性;开关模型;Transistor sizing for speed;复杂CMOS门电路的晶体管尺寸计算;NAND4 and its RC model;Elmore delay model;输入模式对延时的影响;仿真结果;扇入和扇出;扇入对延时的影响;延时与扇入;延时与扇出;快速逻辑设计方法(1);快速逻辑设计方法(2);快速逻辑设计方法(3);快速逻辑设计方法(4);快速逻辑设计方法(5);;CMOS逻辑功耗;翻转的统计特性;信号相关性;虚假翻转;如何降低翻转概率;如何降低翻转概率;如何降低翻转概率;有比逻辑电路（P192）;电阻负载;伪NMOS逻辑;PMOS尺寸对VTC的影响;有比逻辑存在的问题;传输门逻辑;CMOS传输门;XOR;动态CMOS逻辑;如何选择逻辑类型