第五章-触发器-2012综述.ppt

(5) 列出特征表 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 表5-4-3主从式JK触发器真值表 X X X X 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* 表5-4-2主从式RS触发器真值表 二、脉冲触发方式的动作特点 1.分两步动作： ①clk=1时，“主”触发器接受触发信号，而“从”触发器保 持状态不变。 ② 当clk出现下跳沿↓时，“从”触发器按“主”触发器状态 翻转。因此，输出状态只能改变一次。 2. 输入控制S,R及反馈A线，B线在clk=1的全部时间内对“主”触发器都其控制作用。但在clk=1的全部时间内“主” 触发器输出状态只能改变一次。因此，在clk=1时间内输入RS发生变化时，只要找出内当clk出现下跳沿↓前瞬间的“主”触发器状态Q’，即可确定从触发器的次态Qn+1。 主 从 S R J K Q Q’ Q Q’ CLK 图5-4-6 脉冲触发的主从式JK触发器动态特性 注意 5.5 边沿触发的触发器 为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。 用CMOS 传输门的边沿触发器维持阻塞触发器用门电路t pd 的边沿触发器· · · 1、电路结构和工作原理 ①、用两个电平触发D触发器组成的上升沿触发器 Ⅰ、CMOS传输门的边沿触发器（上升沿触发） 原理：clk=0时，FF1的Q1=D;clk的上升沿FF1保持而FF2的Q2 =Q1,动作发生在clk的上升瞬间。 图5-5-1上升 沿D触发器 ②.利用CMOS传输门的边沿触发器 X X X 0 X 0 1 X 1 原理：clk=C, 图5-5-2 CMOS门上升沿D触发器 ③ ***维持—阻塞触发器（边沿触发） ④***边沿（下降沿）JK触发器（利用门延时特点） CP J K 0 0 1 0 1 0 1 0 1 1 图JK边沿触发器 的符号 表 5-2-17JK边沿触发器的特性表 注意逻辑符号区别 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能的分类 时钟控制的触发器中由于输入方式不同（单端，双端输入）、次态（ ）随输入变化的规则不同 一、RS触发器 定义，凡在时钟信号作用下，具有如下功能的触发器称为RS触发器 特征方程：(与非门构成的脉冲触发RS触发器） S R Qn Qn+1 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1* 1 1 1 1* 二、JK触发器 0 0 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1.特征方程 2.特征表 3.状态转换图 三、T触发器 0 0 0 0 1 0 1 0 1 1 1 0 1.特征方程 2.特征表 3.状态转换图 四、D触发器 0 0 0 0 1 0 1 0 1 1 1 1 1.特征方程 3.状态转换图 2.特征表 5.7 触发器的动态特征 为了保证触发器在工作时能可靠的翻转，有必要分析一下它们的动态翻转过程，并找出对输入信号、时钟信号以及它们互相配合关系的要求。 1.基本RS触发器的动态特性 ①输入信号宽度： 假定所有的门电路的平均传输延迟时间相等为tpd ②传输延迟时间 输入信号宽度 对“与非门”构成的触发器输入信号宽度 对“或非门”构成的触发器输入信号宽度 对Q由0到1延迟时间 对Q’由1到0延迟时间 2.同步RS触发器的动态特性 ①输入信号宽度 设 同时为高电平的时间为 t w(s?cp)≥2tpd ②传输延迟时间 基本RS触发器延迟时间 对Q由0到1延迟时间 对Q’由1到0延迟时间 3.主从触发器 ① 建立时间：tset≥2tpd 即输入信号（J ,k端）先于CP信号到达的时间 ② 输入信号保持时间： tH ≥tf 为了可靠要求CP由1变到0后JK的状态保持不变的时间. ③ 传输延迟时间 定义从触发器当cp下降沿开始到Q状态稳定所需时间为传输延迟时间: ④ 最高时钟频率 ： 考虑主从触发器是由两个同步触发器组成，主触发器传输延时3tpd ,