基本RS触发器素材.ppt

概述 * 基本RS触发器 第四章 触发器 主从触发器 边沿触发器 触发器的应用 小结 触发器 能够存储一位二进制信息的基本单元电路。 触发器特点 1.具有两个稳定状态，分别表示逻辑0和逻辑1。 2.在输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能保持状态不变。 触发器分类 按触发方式分：电位触发方式、主从触发方式及边沿触发方式。 按逻辑功能分：RS触发器、D触发器、JK触发器和T触发器。 RD、SD为1 输出不变 一、基本RS触发器 1 1 1 1 （一）与非门构成的基本RS触发器 2. 组成结构 1. 逻辑符号 输出：Q， 输入：RD，SD RD=1，SD=1： Q=0，Q=1 RD=1，SD=1： Q=1，Q=0 G1 Q RD G2 Q SD Q Q RD SD R S G1 Q RD G2 Q SD 两个稳定状态： 0 1 1 0 RD SD Q Q 0 1 0 1 1 0 1 0 0 0 不定（X） 1 1 不变 G1 Q RD G2 Q SD 一、基本RS触发器 4. 特征表 1 0 1 1 3. 工作原理 1 0 0 0 RD、SD同时变为1时，输出不稳定。 RD=0，SD=1： Q=1，Q=0 RD=1，SD=0： Q=0，Q=1 RD=0，SD=0： Q=1，Q=1，且不稳定 RD=1，SD=1： Q，Q 保持不变 0 1 0 1 G1 Q RD G2 Q SD G1 Q RD G2 Q SD 动作特点：P188 Q： 触发器原端或1端。 RD：置0或复位端（低电平有效，逻辑符号上用圆圈表示。） SD：置1或置位端（低电平有效） Q ：触发器非端或0端 通常将Q端状态作为触发器的输出状态。 一、基本RS触发器 RD SD Q Q 0 1 0 1 1 0 1 0 0 0 不定（X） 1 1 不变 4. 特征表 Q Q RD SD R S RD SD Qn Qn+1 0 0 0 X 0 0 1 X 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 5. 特征方程 Qn+1卡诺图 特征方程 Qn ：原状态或现态 Qn+1：新状态或次态 输入同为1，输出不变 特征表 一、基本RS触发器 输入同为0，输出不定 置1有效，输出Q为1 置0有效，输出Q为0 约束条件：输入信号不能同时为零。 Qn RD SD 00 01 11 10 0 1 0 0 0 1 1 1 × × Qn+1 ARCHITECTURE rsff_a OF rsff2 IS BEGIN PROCESS(r, s) VARIABLE state : bit :=0; BEGIN END PROCESS ; END rsff_a; 6. VHDL描述 一、基本RS触发器 不定状态的描述 逻辑功能的描述 状态输出 ENTITY rsff2 IS PORT(r, s : IN bit; q, nq : OUT bit); END rsff2; ASSERT NOT (r=0 AND s =0) REPORT Both r and s =0 SEVERITY error; IF r=1 AND s=1 THEN state := state; ELSIF r = 1 AND s = 0 THEN state := 1; ELSE state := 0; END IF; q = state ; nq = NOT ( state ) ; 端口(输入/输出）定义 一、基本RS触发器 （二）或非门构成的基本RS触发器 2. 组成结构 1. 逻辑符号 输出：Q， 输入：RD，SD RD SD Qn+1 0 0 Qn 0 1 1 1 0 0 1 1