原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数据选择器实牡验报告
数据选择器的应用
实验目的
了解74LS00，74LS86,74LS153芯片的内部结构和功能；
了解数据选择器的结构和功能；
了解全加器和全减器的结构和功能；
学习使用数据选择器（74LS153）设计全加器和全减器；
进一步熟悉逻辑电路的设计和建立过程。
实验原理
数据选择器实现全加器：
列出全加器的真值表：
ABS0000000110010100110110010101011100111111
01011010
S真值表：
得到
00100111 真值表：
（D0）（D2）（D1）（D3） 对S的真值表进行降维，得到：
0（D0）（D2）（D1）1（D3） 对的真值表进行降维，得到：
使用数据选择器实现时，D0，D1，D2，D3分别代表四选一数据选择器的四个输入端，并用A,B作控制端，电路图如下图：
图一
数据选择器实现全加全减（M=0全加，M=1全减）组合逻辑电路
列出该逻辑电路的真值表：
MABCiSC0000000000110001010001101010010010101011001011111100000100111101011101101110010110100111000111111
CCCC对S降维
D0(同或) D2 D1(同或) D3对S再降维
对C0降维
0C0CC1C1
对C0再降维
D0 D2 D1 D3
使用数据选择器实现时，D0，D1，D2，D3分别代表四选一数据选择器的四个输入端，并用M,A作控制端，电路图如下图：
图二
实验内容
1． 按图一搭建逻辑电路，测试实验结果，与真值表进行对照。
2． 按图二搭建逻辑电路，测试实验结果，与真值表进行对照。
*该过程中应注意：实验室所提供的器件与非门并不够用，需要用一个异或门改装成非门，如下图：
四．实验收获
1． 学会了全加器全减器的设计过程，为以后更好的应用打好了基础；
2． 更加了解了逻辑电路的设计流程；
3． 搭建逻辑电路的过程中，一定要小心翼翼操作，防止任何错误。
文档评论（0）