第五章时序逻辑电路的与原理及实际应用答案.ppt

;5.1 概 述 5.1.1 时序逻辑电路的特点 从时序逻辑电路的特点可知，因为时序逻辑电路能将电路的状态存储起来，所以时序逻辑电路一般由组合电路和存储电路两部分构成，如图5.1所示。 ;图5.1 时序逻辑电路的结构框图;5.1.2 时序逻辑电路的表示方法 时序逻辑电路的逻辑功能可用逻辑函数式、状态转换表、状态转换图及时序图等方法表示，这些表示方法在本质上是相同的，可以相互转换。 时序逻辑电路的逻辑函数式包括时序逻辑电路输出信号的逻辑表达式，称为输出方程；各个触发器输入端信号的逻辑表达式，称为驱动方程；各个触发器次态输出的逻辑表达式，称为输出方程。;5.1.3 时序逻辑电路的分类 触发器按触发脉冲输入方式的不同，时序电路可分为同步时序电路和异步时序电路。同步时序电路是指各触发器状态的变化受同一个时钟脉冲控制；而异步时序电路中，时钟脉冲只触发部分触发器，其余触发器则是由电路内部信号触发的。 按照逻辑功能划分，时序逻辑电路有计数器、寄存器、顺序脉冲发生器等；按能否编程划分，有可编程和不能编程时序逻辑电路之分；按使用的开关元件类型划分，又有TTL时序电路和CMOS时序电路之分。;5.2 时序电路的分析方法 5.2.1 基本分析步骤 分析时序电路的目的是确定已知电路的逻辑功能和工作特点。具体步骤如下。 1. 写相关方程式 根据给定的逻辑电路图写出电路中各个触发器的时钟方程、驱动方程、状态方程和输出方程等。;1) 时钟方程 时序电路中各个触发器CP脉冲的逻辑关系。 2) 驱动方程 时序电路中各个触发器的输入信号之间的逻辑关系。 3) 状态方程 将驱动方程代入相应触发器的特性方程中，便得到该触发器的状态方程，时序逻辑电路的状态方程由各触发器次态的逻辑表达式组成。 4) 输出方程 时序电路的输出逻辑表达式，通常为现态和输入信号的函数。若无输出时此方程可省略。;2. 求出对应状态值 1) 列状态表 将电路输入信号和触发器现态的所有取值组合代入相应的状态方程，求得相应触发器的次态，列表得出。 2) 画状态图 反映时序电路状态转换规律及相应输入、输出信号取值情况的几何图形。 3) 画时序图 反映输入、输出信号及各触发器状态的取值在时间上对应关系的波形图。;3. 总结 归纳上述分析结果，确定时序电路的功能。;5.2.2 分析举例 【例5-1】试分析图5.2所示电路的逻辑功能，并画出状态转换图和时序图。 由图5.2所示电路可以看出，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此，它是一个同步时序逻辑电路。 解：(1) 写方程式。 输出方程：;图5.2 例5-1电路;驱动方程:; (5-3);; 2个CP脉冲后，电路状态由001翻到010。以此类推，可求得如表5.1所示的状态转换真值表。 ;(3) 功能说明。 由表5.1可以看出。图5.2所示电路在输入第5个计数脉冲CP后，返回原来的状态，同时输出端 输出一个进位脉冲。因此，图5.2所示电路为同步五进制计算器。 (4) 画状态转换图和时序图。 根据表5.1可画出图5.3(a)所示的状态转换图。图中的圆圈内表示电路的一个状态，即3个触发器的状态，箭头表示电路状态的转换方向。Y为输出值。图5.3(b)所示为根据表5.1画出的时序图。 ;(a) 状态转换图 (b) 时序图 图5.3 例5-1解图;;5.3.1 同步计数器 同步二进制计数器 1) 同步二进制加法计数器 图5.4所示为由JK触发器组成的4位同步二进制加法计数器，下降沿触发。下面分析它的工作原理。;（1）写相关方程式。 驱动方程为:;图5.4 同步二进制计数器;状态方程： 将驱动方程代入JK触发器的状态方程便得到电路的状态方程为：;(3) 画出状态转换图(见图5.5)和时序图(见图5.6)。;图5.5 4位同步二进制计数器的状态转换图;图5.6 4位同步二进制计数器的时序图; 归纳分析结果， 确定该时序电路的逻辑功能。从时钟方程可知该电路是同步时序电路。从状态图可知，随着CP脉冲的递增，触发器输出 值是递增的，且经过16个CP脉冲完成一个循环过程。;;图5.7 74LS161管脚排列;74LS161逻辑功能如表5.3所示。;当复位端 时，输出 全为零，实现异步清除功能(又称复位功能)。 当