第十四章触发器和时序逻辑电路题库.pptVIP

第14章 触发器和时序逻辑电路; 组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。; 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。;14.1 双稳态触发器;14.1.1 R－S 触发器; 触发器输出与输入的逻辑关系;设原态为“0”态;0;设原态为“1”态;1;设原态为“1”态;1;基本 R－S 触发器状态表;2. 可控 RS 触发器;当C=0时;当 C = 1 时;当 C = 1 时;1;1;可控RS状态表;例：画出可控 R－S 触发器的输出波形;存在问题：;14.1.2 主从JK触发器;2. JK触发器的逻辑功能;J K Qn+1;例：已知JK 触发器的J 、 K及C的波形， Q原态为0，试作Q的波形。;基本R-S触发器;D触发器状态表;例：D 触发器工作波形图;14.1.4 触发器逻辑功能的转换;2. 将JK触发器转换为 T 触发器;3. 将 D 触发器转换为 T′触发器;14.2 寄存器;14.2.1 数码寄存器;RD;14.2.2 移位寄存器;寄存数码;1;左移寄存器波形图;四位左移移位寄存器状态表;1;右移串行输入;0;;14.3 计数器;14.3.1 二进制计数器; 二 进 制 数 Q2 Q1 Q0 ;1;异步二进制加法器工作波形;用D触发器构成三位二进制异步加法器;2. 同步二进制加法计数器; 二 进 制 数 Q2 Q1 Q0 ;四位二进制同步加法计数器级间连接的逻辑关系;三位同步二进制加法计数器;C;例:分析图示逻辑电路的逻辑功能。 设初始状态为“000”。;解：1. 写出各触发器 J、K端和C端的逻辑表达式;解：当初始状态为“000”时， 各触发器J、K端和C端的电平为;0;异步五进制计数器工作波形;14.3.2 十进制计数器;二进制数;RD;Q0;2) CT74LS290(T1290)二-五-十进制集成计数器;逻辑功能及外引线排列;逻辑功能及外引线排列;逻辑功能及外引线排列;Q1;Q1;CT74LS290 功能表;输入计数脉冲;S92;如何构成 N进制计数器;用一片CT74LS290构成十以内的任意进制计数器;例：六进制计数器;1;二片74LS290构成100以内的计数器; 例2: 六十进制计数器;21.5.2 四人抢答电路;21.5.2 四人抢答电路; 若S1首先被按 下,D1和Q1 均变为 1, 相应的发光二 极管亮； 变为0, G1的输出为1, 扬 声器响。同时, G2 输出为0, 将G3 封 闭, 时钟脉冲CP 便不能经过G3 进 入 D 触发器。由 于没有时钟脉冲, 因此,再按其它按 钮,就不起作用了, 触发器的状态不 会改变。;21.5.3 数字钟;2. 时、分、秒计数、译码、显示电路