原创力文档- 1、本文档共8页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
组合逻辑电路习题教程
Chapter03-组合逻辑电路习题
一、单项选择题
二、填空题
2-6、 图所示为四选一数据选择器74LS153组成的逻辑图，则F ＝ ____ 。
2-7、 图2.7所示为四选一数据选择器74LS153组成的逻辑图，则F ＝ _AB_ 。
2-8、 图2.8所示为四选一数据选择器74LS153组成的逻辑图，则F ＝ __ 。
2-9. 图2.9所示逻辑电路，其中S = ___________________ ,C = ___________________,它是一个 ____________ .
答案：，，全加器
2-10.一四位集成加法器构成如图2.10所示电路，其输出S是输入BCD码A的 __余三码__.
2-11(a).一四位集成加法器构成如图2.11所示电路，当C = __0__ 时，实行A+B运算.
2-11(b).一四位集成加法器构成如图2.11所示电路，当C = __1__ 时，实行A-B运算.
三、简答题
3-2、（10分）完成表3.2(a)所示的全加器真值表(其中Ai和Bi是被加数，Ci-1是来自低位的进位，Si表示和，Ci表示进位)，写出Si、Ci的逻辑表达式，并用图3.2(b)所示74LS138二进制译码器和与非门实现这些函数（画出接线图）
解：
3-3、（6分）、试用两个半加器和适当类型门电路实现全加器。
解：对于半加器，有： ，
对于全加器，有：，
由全加器和半加器的逻辑表达式可以画出用半加器实现全加器的逻辑图，如下图所示。
（每个公式2分，图2分）
3-5、(6分）图3.5中芯片为8421码的四线-十线译码器，说明电路的逻辑功能。
解：图中的四线-十线译码器，由于A3=0，变成了三线-八线译码器。F1和F2的表达式如下：
(2分)
= (2分)
电路功能为二位全加器。 (2分) 四、分析及设计题
4-2、设计一个组合逻辑电路，输入是4位二进制数B＝B3B2B1B0, 要求能被3整除时输出为1，否则为0。
(1)、采用“74LS151”集成8选1数据选择器(如图4.2(a)所示)实现；
(2)、采用两个“74LS138”集成3线－8线译码器(如图4.2(b)所示)实现；
解：（1）设输出位Y，根据题意，画出Y的卡诺图如下
B3 B2 B1 B0 Y 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1
由真值表可得：
逻辑图如下：
(2)、根据（1）所画真值表可得：
逻辑图如下：
B0 B1 B2 B3
4-3b (15分)、逻辑函数, 试分别：
(1)、采用“74LS151”集成8选1数据选择器实现, 并在图4.3(a)中画图；
(2)、采用“74LS138”集成3线－8线译码器实现, 并在图4.3(b)中画图。
解：（1）根据题意，画出Y的真值表或卡诺图如下
(或：Y的标准与或表达式＝……，与下式对比可得D0……D7
)
A B C D Y 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1
由真值表可得：
逻辑图如下：
(2)、根据可得：
逻辑图如下：
表3.2(a)
图3.2(b)
图4.2(b)
CO
1
0
A
74LS153
0
图2.7
B
0
EN
F
D3
CO
≥1
Ci
逻辑图
Ci+1
文档评论（0）