中频数字接收机中的NIOSⅡ设计与应用.docVIP

　　中频数字接收机中的NIOSⅡ设计与应用 摘 要 SOPC（可编程片上系统）技术是当前嵌入式系统开发的一个 研究 热点，基于SOPC技术的嵌入式处理器在通信领域也越来越多地被广泛 应用 。本文介绍一种基于嵌入式软核处理器NIOSⅡ的中频数字接收机， 分析 了新一代NIOSⅡ内核处理器的特点，并从硬件和软件两个方面来论述NIOSⅡ系统设计的开发流程。同时论述了该系统在通信领域具有较好的应用价值。关 键 词 SOPC；NIOSⅡ；中频数字接收机；软件无线电；数字下变频1 引 言 随着现场可编程逻辑阵列（FPGA）技术的日益成熟，基于片上可编程系统（SOPC）的嵌入式处理器越来越多地受到人们的关注，嵌入式系统已广泛应用到通信、家电和控制等众多领域。将NiosⅡ嵌入式处理器软核应用到数字化接收机中，在FPGA中嵌入NIOSⅡ软核处理器，大大增强了整个设计系统的灵活性和完整性。在中频数字接收机中，完成模拟中频信号预处理，数模变换，数字下变频等信号接收功能。通过软件编程的 方法 实现了嵌入式处理器在整个系统中的应用，使得硬件设计更加快速、灵活、完善，大大提高了整体系统的性能，并进一步降低研制成本。2 NIOSⅡ软核 2004年6月30日，Altera公司发布了支持新款Cyclone Ⅱ FPGA系列的NIOS Ⅱ 嵌入式微处理器。在Altera公司提供的软件SOPC中加载NIOSⅡ核和相应的外围接口以及与定义响应的自定义指令，然后对设计进行综合，下载到FGPGA中就可以设计一个具有特定功能的嵌入式处理器。2.1 NIOS II 简介 NIOS Ⅱ系列嵌入式处理器是一款通用的RISC结构的CPU ,它定位于广泛的嵌入式应用。使用领先的设计软件———Altera 公司的Quartus Ⅱ软件以及SOPC Builder 工具,可以将NIOS Ⅱ处理器嵌入到系统中。另外,NIOS Ⅱ处理器具有完善的软件开发套件,包括编译器、集成开发环境( IDE ) 、JTAG调试器、实时操作系统(RTOS) 和TCP/ IP 协议栈。图1显示了NIOSⅡ处理器核的模块图。图1 NIOSⅡ处理器软核的模块图2.2 NIOS II 系列嵌入式处理器的特点 （1) CPU 结构:32 位RISC指令集(32 位数据线宽度,32个通用寄存器,32 个外部中断源,2GB 寻址空间) 。 （2) 片内调试:基于JTAG边界扫描测试的调试逻辑,支持硬件断点,数据触发,以及片外和片内的调试跟踪。 （3) 定制指令: 最多达256 个用户定义的CPU 指令。 （4) 软件开发工具:NIOS Ⅱ的IDE ,基于GNU 的编译器,硬件辅助的调试模块。（5) 可配置外设:60 多个外设,提供种类繁多的配置选择,包括USB、存储控制器等。（6) IP、TCP/ IP 协议栈: 提供了Berkeley socket API支持IP、ICMP、UDP 和带拥塞控制的TCP、RTT 固件及快速恢复/ 快速重传。（7) RTOS:MicroC/ OS2 ⅡRTOS ,提供源码的操作系统,支持航空设备RTCA DO2178B 标准的强制要求。3 系统设计3.1 系统结构 1992年5月，MILTRE公司的Jeo Mitola首次明确提出了软件无线电（SHz ,输入范围1Vp-pto2Vp-p可选，采用3V供电时功耗只有366msps，后端处理速度最高达55Msps。总的抽取因子范围：4～16384，输出采样速率可达12.94Msps，输出低通带宽最宽为982kHz(IF带宽1.96MHz)。最高支持14bits字长的数据并行输入，输出形式灵活多样，既可并行输出又可串行输出，既可选择直角坐标数据输出又能选择极坐标数据输出，可选择输出幅度、瞬时相位和频率等参数。另外，HSP50214B环内带电平检测器，可为IF自动增益控制提供支持。HSP50214B功能非常强大，使用相当灵活，可以解调AM、FM、FSK信号。与HSP50210一起使用，还可以解调SSB和PSK信号。3.2.1.3 数字科斯塔斯环 数字科斯塔斯环采用的是Harris 公司的芯片HSP50210它的主要功能有:匹配滤波、直角坐标向极坐标转换、软判决限幅、AGC 微调、同步误差检测和系统工作状态检测，HSP50210 是中频数字处理单元的关键部分,它的工作性能直接 影响 着整个系统的误码率,因此必须仔细考虑,其中的难点是同步环路的配置。 HSP50210是Harris公司生产的数字科斯塔司环专用电路，其功能也很强大。时钟处理速率高达52MHz，内部具有以下功能：(1)可选升余弦匹配滤波器/积分和去除滤波器(I/D滤波器)；(2)二阶载波和码元跟踪滤波器；(3)自动增益控制电路；(4)鉴频器；(5)锁定检测器；(6)数据质量和信号电平检