9第三章组合逻辑电路的与设计3.2、3.4范例.ppt

* * 先将函数式化为最小项之和式，令ABC对应A2A1A0，即变量作为地址输入端，注意高地位的对应关系。 第二步，与8选一数据选择器的输出表达式对比，确定数据位的值（0或1）。 最后画图。 * * 观察一下四选一的特点，四项中地址位组成四个最小项分别和对应的数据位相与。那么Z函数也可以按照这样的形式变形： 将AB与A1A0对应，则可讲函数式变形为： * * * * 分析：输出有两个，Y1在输入的二进制数大于9时输出为1，Y2在小于等于9且大于4时输出为1。 板书：Y1：D3D2D1D01001时，Y1=1 Y2： D3D2D1D00100，且D3D2D1D0=1001时，Y2=1 D3D2D1D0和1001比较，得到Y1 D3D2D1D0和0100比较的结果和与1001比较的结果相与可得到Y2。 * 除了以上实现电路设计的方法，利用PLD也可以实现逻辑函数。 * * 在组合逻辑电路中，同一个的信号经过不同路径传输后，到达电路中某一点会合，在时间上有先有后，或者多个信号同时发生变化，由于路径的不同，到达某一点的时间也会不同，这种现象称为竞争。竞争普遍存在，有的竞争不会有什么影响，但是有的竞争会导致逻辑错误，这种现象称为冒险。合起来就称为竞争冒险现象。 在与门电路中，由于A非信号经过了非门的延迟，使得两个信号到达与门的时间不同，产生的竞争，有没有冒险呢？有。 同样