计算机组成原理（常用课件）5.2N 半导体M.pptVIP

2、TTL型存储器芯片举例：SN74189 1）引脚及功能 按照：地址、数据、控制的角度，及信号入/出的角度来学。 见P189图4- 4 ： 16脚双列直插式 地址（入）：A3~A0 ——可找M单元16个 数据：入：DI4~DI1 出：DO4~DO1 控制（入）：S ：片选，=0 有效 W：写命令，=0：写入 1：读出 Vcc：电源，= +5V GND：地，=0V 容量：16单元×4位 注意： 内特性时，一个单元指：一位/ 单元——位单元 外特性时，一个单元指：一个编址单位，此处指：4位/ 单元——地址单元 2）内部结构 见P91图3.2-4（a）： 共有16 ×4 = 64 个物理存储单元（1位/单元），每4个共用一个物理地址 将它们分成4 部分? 4个位平面：4 ×4 = 16的矩阵/ 位平面：A1A0——列Y A3A2——行X 某个位平面内部细节：见P91图3.2-4（b） 例： S=0，A3A2A1A0=0110，? X1，Y2 选中一矩阵中的某单元， 则4个矩阵共选中4个单元。 若需向它们写入：1010 ，则： W=0，并使4个矩阵中的此4个单元分别存入1，0，1，0。 注意： （1）所有图皆是原理图，实际电路复杂得多。 （2）显然，要提高存储容量，须提高行、列数。 （3）由1993年资料，商品化双极型芯片容量=64K/片，访问时间=10ns。 （可上网查最近信息如何） DRAM：Dynamic Random Access Memory 基本存储原理： 信息以电荷形式存于电容上：充电到高电平：1 放电到低电平：0 好处：结构简化（单管/位单元）、功耗小?集成度高 （DRAM每片容量最高水平为SRAM的16倍） 坏处： 电容存1的电荷，要通过泄漏电阻放电 ? 丢失信息 ? 需要重新充电（对存储内容重写一遍）——定期刷新 ——“动态”之意 注意：是破坏性读出，内部自动读后重写 DRAM芯片举例：Intel 2164（64K×1） 1）内部结构 见P198 图4-12 要寻找64K的M 单元，本来需要16根AB，现在只有8根，所以 ? 分时复用： 行选RAS 列选CAS 8根安排：27=128：RA6~RA0 CA6~CA0 ——选中某128×128 矩阵中的某一单元。 另外：RA7 CA7 ——22= 4：选中 4套I/O控制电路 4个译码矩阵 之一 ? 对于某一地址码（16位）： 分两次送入芯片； 只有一个128×128矩阵和其控制电路被选中。 问题：为何如此布矩阵：4个128 ×128，而不是一个256 ×256？ 答案：为了降低行列线上的分布电容、提高工作速度。 3-3 主存储器组织 如何用存储芯片（SRAM、DRAM、EPROM）组成一个实际的主存储器M。 涉及方面：P104下。 3-3-1 半导体存储器的逻辑结构与设计 需考虑的问题： 1）总容量： 字数×位数 可编址单元数 位数/单元 按字节（8位）/ 按字（字长为字节的整数倍） 2）可选芯片的：类型，型号，容量/片