08-测量-数字存储示波器-杜这陈旭张宏广.docx

数字存储示波器杜喆陈旭张宏广摘要：设计了一种基于FPGA的数字存储示波器，系统以FPGA为主控器，TFT屏为显示界面，以信号调理电路、取样保持电路、高速AD采集电路和比较整形电路为外围辅助电路，实现信号的测量、显示、存储回放等功能。本系统采用内触发方式，可实现单次触发和触发电平的调节；系统使用了实时采样和等效时间采样，使测量频率范围有很大提高，此外还提供了100kHz的方波校准信号。本系统可以较好的测量各种信号，可测频率10Hz—10MHz、信号幅度2mVpp—8Vpp，测量准确、波形稳定、无失真，效果比较满意。此外，该示波器可以实现交流、直流两种耦合方式，对于过电压输入也有着相应的保护措施。关键词：示波器；FPGA；信号调理；等效时间采样一、系统方案1.1比较与选择（1）信号调理实现方案方案一：搭建三路放大倍数不同的放大电路，用继电器进行切换。以保证输入模数转换器的信号幅值满足模数转换器所能承受的电压范围。方案二：使用TI公司的压控放大器VCA810对信号进行压控放大；并用数模转换器产生VCA810的控制电压。方案一实现起来较为简单，方案二可以实现更为精确的调节但成本较高。考虑到题目中仅需要三个增益档位，VCA810更适合用于连续调节的场合，故选择方案一。（2）采样保持电路实现方案方案一：模拟开关+聚苯电容；用FPGA产生时钟信号去不停地开、关模拟开关，对聚苯电容进行充放电，实现取样保持，此外需要在电路两端采用运放做跟随，实现各级电路隔离。方案二：高速采样保持芯片；AD783是一款高速集成采样保持芯片，低失真、低功耗、低孔径时间，简单易用，稳定系高。方案选择：AD783成本相对较高，但其功耗低，孔径时间小，使用方便；此外高速模拟开关成本也不低，还需要隔离运放。使用分离元件搭建取样保持电路，调试难度大，功耗大且很不稳定，故选择方案二。1.2系统方案描述本系统以FPGA为核心处理器，通过对ADC和TFT屏显示的控制，可实现数据采样、存储、显示等功能，达到数字存储示波器的基本技术要求。如图1所示，本系统主要由信号调理电路，高速AD采样电路，FPGA存储、处理模块和TFT显示屏构成。信号首先经过跟随器进行阻抗变换，进而经过信号调理电路将信号电压调节至合适的范围；经过取样保持电路的保持后，利用AD9288对电压进行采样。将采样的数据存至一级缓冲RAM中；在触发控制模块的控制下从缓冲RAM中取出数据，并保存在二级RAM中；然后TFT屏从二级RAM中获得波形数据进行显示图1示波器系统框图二、理论分析与计算2.1等效采样分析等效采样是指对多个信号周期连续采样来恢复一个周期信号，采样系统可测频率远超过实时采样频率。基本原理是把高频周期性信号转换为低频信号的过程。对周期性波形在不同的周期中进行采样，然后将采样点拼接起来重建波形。其优点是采样速率不受AD转换速率的限制，为了得到足够多的采样点，需要多次触发。在本系统中我们使用顺序等效采样，一个信号周期仅采样一个点，采样脉冲信号应该比被测量的信号延迟一个t时间，如此，采样脉冲就可以扫描到全部的周期性信号，采样后的包络完全等同于信号波形，只是频率降低了，其中频率降低的倍数可以利用下面公式计算：（N：信号频率降低的倍数，T：被测信号的周期，t：步进脉冲信号宽度）实时采样模式下，用计数器对系统时钟进行分频，分别得到各级采样时钟，在等效时间的采样模式下，为了达到200MSa/s的采样率，使用100MHz频率，得到10ns的时间间隔，然后以整形的方波为触发信号，依次延时5ns进行采样，将采集到的数据存放。题目要求最高实时采样速率小于等于1MSa/s，实时采样通常采取每周期采20个点的方法以保证取到一个完整的信号波形。本设计采用50kHz作为两种采样方式的分界频率，信号频率低于50kHz时采用实时采样方式，当信号频率50kHz和10MHz之间时采用等效采样方式。题目要求等效采样速率不小于200MSa/s，而被测周期信号的最大频率为10MHz，故采，则等效采样时至少需要每20个信号周期采样一个点才能恢复一个正弦信号。即每次采样应比上次采样延时5ns。2.2垂直灵敏度分析根据题目要求，垂直灵敏度为2mV/div、0.1V/div、1V/div，而屏幕显示为8div10div，故当信号显示满屏的时候，输入信号的峰峰值为同理可得，。模数转换器AD9288输入信号范围为1V，故需要对各级信号进行调理，使其范围在AD转换器的范围内，故各级信号放大倍数分别为同理可得，，。由于信号调理电路放大倍数从0.125到62.5，跨度很大，故使用三级分别放大，使用继电器选通不同的信号通道，从而实现信号的调理。题目要求垂直分辨率为8bits，即256个分度值，故选用8位AD即可满足需求，显示屏幕垂直为8div。此时每一格的可显示点数为，故