《数字电子技术基础第二版》4.2锁存器与触发器.pptVIP

4.2 锁存器 4.2.2 时钟控制RS锁存器 上页 下页 后退 模拟电子 CP S R Q 0 0 0 0 1 1 1 1 Q端的波形 由图可见，在一个CP脉冲期间，锁存器发生三次翻转。 人们在钟控RS锁存器的基础上设计出了各种触发器。它们的状态只在时钟脉冲上升沿或下降发生变化，从而保证了触发器的状态在一个时钟只变化一次。 在数字电路中，为保证电路稳定可靠地工作，一般要求存储单元电路在一个CP脉冲只能动作一次。 数字电子技术基础 上页 下页 返回 基本RS锁存器是电路结构最简单的锁存器，其它类型的锁存器和触发器都是在此基础上发展而来的。 4.2.1 基本RS锁存器 1.电路结构 (b) 符号图 S R (a) 逻辑图 一般用Q端的逻辑值来表示锁存器的状态。 锁存器有两个互补输出端Q和Q。 Q=1，Q =0时，称锁存器处于1状态； Q=0, Q=1时，称锁存器处于0状态。 Q Q (b) 符号图 S R (a) 逻辑图 R、S为锁存器的两个输入端(或称激励端)。 当输入信号R、S不变化(即R S=11)时，该锁存器必定处于Q=1或Q=0的某一状态保持不变，所以它是具有两个稳定状态 Q Q 锁存器的两个输入信号标为R和S， R和S端的小圆圈表示输入信号为低电平有效，即仅当低电平信号作用于适当的输入端时，锁存器的状态才会变化。 (b) 符号图 S R (a) 逻辑图 Q Q S R a. 当R=0，S=1时，无论锁存器原来处于什么状态， Q一定为0，称锁存器处于置0(复位)状态。 b. 当R=1，S=0时，无论锁存器原来处于什么状态， Q一定为1，称锁存器处于置1(置位)状态。 Q Q 1）功能描述 c. 当R=1，S=1时，锁存器状态不变， 称锁存器处于保持(记忆)状态。 S R Q Q d. 当R=0，S=0时，两个与非门输出均为1(高电平)，此时破坏了锁存器的互补输出关系，这种情况是不允许的。 因此规定输入信号R、S不能同时为0，它们应遵循R+S=1的约束条件。 ? S R Q Q 可见，基本RS锁存器具有置0、置1和保持的逻辑功能，通常S称为置1端或置位(SET)端，R称为置0或复位(RESET)端。 因为锁存器是以R和S为低电平时被清0和置1的，所以称R、 S低电平有效。 S R Q Q 2） 功能表 S R Q Q 由于基本RS锁存器的输入信号直接控制其输出状态，其触发方式为直接触发方式，故又称它为直接置位复位锁存器。 保持 Q Q 1 1 清0 0 1 1 0 置1 1 0 0 1 不允许 1 1 0 0 说 明 Q Q S R 3） 波形图 工作波形图又称时序图，它反映了锁存器的输出状态随时间和输入信号变化的规律。 基本RS锁存器波形图 2. 动态特性 tw tpd Q tpd t t t tpd为门的传输延迟时间 在S端加负脉冲(R=1)的作用下，锁存器翻转过程的波形图。 由图可知，只要负脉冲的宽度tw大于2tpd，锁存器就能建立起稳定的新状态，故要求 和 有效信号宽度tw2tpd。 S R tw tpd Q tpd t t t 用于防抖动开关 开关反跳现象 及改善后的波形图 uA uB 反跳 反跳 电路图 S R +5V R R uA uB 3. 基本RS锁存器的应用 具有CP输入的锁存器称为时钟控制锁存器或时钟锁存器。 在实际应用中，往往还要求锁存器在一个控制信号作用下按节拍反映某一时刻的输入信号状态。这种控制信号象时钟一样控制锁存器的翻转时刻，故称为时钟(Clock )信号或时钟脉冲(Clock Pulse，简称CP)。 时钟控制锁存器的特点： (2)时钟信号低电平期间，输入信号不起作用，锁存器状态保持不变 。 (1)在时钟信号CP高电平期间，锁存器才能根据输入信号翻转 。 1. 电路结构及工作原理 (1) 逻辑图 R为置0端，S为置1端 G1、G2门构成时钟控制电路 CP为时钟输入端 1S、1R 和C1表示： 只有在CP=1时，S或R输入为1才能使触发器置1或清0。 G1 S R CP FF G2 逻辑图 (2) 逻辑符号 1S 1R C1 逻辑符号 Q Q S R CP FF G2 1S 1R C1 (3) 工作原理 当CP=0时，G1、G2门被封锁，输出不变化； 当CP=1时，G1、G2门开启，R、S信号才有可能使锁存器翻转。 G1 Q Q 2. 功能描述 S R CP FF G2 1S 1R C1 G1 Q Q 把CP到来锁