《集成电子技术》10_5同步可逆计数器.pptVIP

* HIT集成电子技术电子教案------同步可逆计数器　　　　　　　　　　　　　　 10.5 同步可逆计数器 有时要求计数器即能加计数又能减计数，例如左图所示的一个测量矿井深度的装置。钢缆通过悬于井口的滑轮A将测量仪器吊下井去。通过A旋转了多少圈就知道钢缆下降的长度，计数器可以记下A旋转的圈数，以长度显示出来。 如果测量上根据地层的变化需要将测量仪器B向上提升，则计数器应能减去提升的米数。具有加法计数功能，又具有减法计数功能的这种计数器，称为可逆计数器。 图10.05.01 可逆计数示意图 两种类型的可逆计数器： 1）加减控制型可逆计数器：以加减控制量X控制加计数或减计数，例如X=0作加法计数，X=1则作减法计数，或反之。 2）双时钟型可逆计数器：有一个加时钟CP+和一个减时钟CP-。作加计数时，只有CP+，作减计数时，只有CP-。 产品可逆计数器有 74HC190、74LS190等 2/10进制，BCD8421码，加减控制型 74HC191、74LS191等 2/16进制，4位二进制，加减控制型 74HC192、 74LS192等 2/10进制， BCD8421码，双时钟型 74HC193、 74LS193等 2/16进制， 4位二进制，双时钟型 10.5.1 双时钟型可逆计数器 10.5.1.1 电路逻辑符和功能表 图10.05.02 74HC192逻辑符号 双时钟型可逆计数器中的触发器按T? 触发器方式工作，在触发器的时钟端有一个逻辑控制电路，根据加时序或减时序的要求，由各个触发器的Q端或 端去选通CP+或CP-达到相应的触发器的时钟端，从而实现加时序或减时序计数。 1. 清零 10.5.1.2 计数器的逻辑功能 74HC192/193双时钟型可逆计数器是高电平清零，由逻辑图或功能表可知，高电平清零级别最高，不受其他条件影响。 2. 预置数 由功能表和逻辑符号可以看出，预置数时，只要 =0 就产生预置，无须时钟参与。逻辑符号边框内的标记是C3，数据A、B、C、D边框内的标记是3D，即数据Data受控制关联符C3的控制，与时钟G1或G2无关。 3. 加计数和减计数 从74HC192/193的功能表和逻辑符号可以看出，执行加计数或减计数的条件。这一点从逻辑符号上也可以看出，当执行加计数时，CP+边框内有标记2+，且是时钟的上升沿计数。再看和2+有关的与关联符G2，G2边框外是CP- ，对应CP- =H，这就说明了执行加计数时，应有CP- =H。 4. 进位和借位 当加法计数达到最大数时，下一个CP+上升沿来到时，该位计数器应返回[0000]，同时给出一个进位脉冲，该进位脉冲也应处于上升沿，见图10.05.03。 当减法计数达到[0000]时，在下一个CP-的上升沿来到时， 计数器应返回[1001]或[1111]，同时给出借位脉冲。 给出进位脉冲的条件是计数到最大数（CT=9或CT=15），且是CP+等于低电平时（ ），给出一低电平的进位脉冲（ ）。用 表示是因为加计数时， CP-=L， 代表了出现低电平的进位信号和 的与关系。 5. 波形图 图10.05.03 74HC192的波形图 10.5.2 单时钟型可逆计数器 10.5.1.1 电路逻辑符和功能表 图10.05.04 74HC191逻辑符号 1．计数功能 当计数使能 时，且CP上升沿来到时，计数器计数。单时钟型可逆计数器中的触发器只有一个时钟，实现加法计数或减法计数由加减控制端 决定。当 =H时作减法计数；当 =L时，作加法计数。 10.5.1.2 计数器的逻辑功能 2．预置数功能 当 =L 时就执行预置数，不需要时钟参与。从逻辑符号可以看出， 对应边框内是C5，与C5相关联的是5D，当C5接低电平时，直接就可以预置数。 图10.05.04 74HC191逻辑符号 图10.05.04 74HC191逻辑符号 3．进位和借位 当加法计数到最大数时，进位CO=H，再来一个时钟，计数器返0，同时CO=L，CO出现一个宽度等于时钟周期高电平的脉冲，见图10.05.05。74HC191的 与160? 163不同，它输出低电平与CO/BO、 、CP有关，见图10.05.05。 4