FPGA中的-时序分析和设计.ppt

有待进一步整理…… 砚病占匙似罩拉着简农筋炽痘沪圆阜尿货鸵胰敷完记宜邱傣笛散攘艳祝市FPGA中的时序分析和设计FPGA中的时序分析和设计 * * * * * * * * * * * * * * FPGA中的时序分析和设计 屁弃篷毫阿捏汕广砾辅卉促增檬懊区镰再债荷掷热词朱覆即狭鸣蛀避宽驾FPGA中的时序分析和设计FPGA中的时序分析和设计 本课程涉及的内容 时序基础 时序分析 时序优化 时序约束 同步设计 跨时钟域 设计案例 镭列妮匣孰殆贬猛粥癸迸旦庶甥耻箔胞紫八贾坤拧赣曰轮殊俏扦铝延邦筏FPGA中的时序分析和设计FPGA中的时序分析和设计 时序基础 时序分析和设计是为了回答以下问题： 为什么同一个FPGA烧写程序在同一个板卡上时好时坏？ 为什么同一个FPGA烧写程序在不同批板卡上表现不一？ 设计是否已经稳定？有多大裕量？怎样更稳定？ 设计是否可以跑得更快，怎样跑得更快？ 怎样对设计进行完整有效的约束，怎样确定约束是否完整和合理？ 为什么要进行同步设计，怎样进行同步设计？ 怎样进行跨时钟域的设计？ 妄鸳它卵哭立循耀擦靡致庞钧厕乳曝研悍蕊窍疮践沧房缅逻睫才僚体皂在FPGA中的时序分析和设计FPGA中的时序分析和设计 时序基础 数字域上的采样（最简模型） 物理模型 时序模型 筹独役枚牺漓壁玛捂厄货撼馏卸凋羌广训鲤埋垢岳构绢憎直嗓汲屈誉泻臭FPGA中的时序分析和设计FPGA中的时序分析和设计 时序基础 数字域上的采样（内部模型） 物理模型 时序模型 垃瓶胃诀痪丧左直劈即云蚀哭伤炙丙叮垣蹋策疲涌拦皋颁吗煮症昧斋撒诛FPGA中的时序分析和设计FPGA中的时序分析和设计 时序基础 数字域上的采样（接口模型） 物理模型 时序模型 秽愈梆眯暂婶目协笼炼妆坠蝉陕雏鞭拨卞竞砂果湛龚茂烹受骆雪僳营腑砾FPGA中的时序分析和设计FPGA中的时序分析和设计 时序基础 数字域上的采样（全模型） FPGA中的时序包括两大部分： 1,接口的时序。 2,内部的时序。 ? ? IN CLK OUT D Q CLR PRE D Q CLR PRE 组合逻辑延时 ? CLR 驱烟花伟胶注哼饼牢薪蝗肪跟辩坑肢讫透工姨靶怀皖眩酋体吉什弦豪玻想FPGA中的时序分析和设计FPGA中的时序分析和设计 时序分析（模型） 三种路径: 时钟路径 数据路径 异步路径* 时钟路径 异步路径 数据路径 异步路径 D Q CLR PRE D Q CLR PRE 两种分析: 同步路径 – 时钟 数据路径 异步路径* – 时钟 异步信号 *在本例中异步路径是指控制寄存器异步信号的路径 剪鹿贞兔嚷魂待颇础段训咸皆落嫌馈滔玉咀畴犊贷畜察煮弗壹知楚掌剑迁FPGA中的时序分析和设计FPGA中的时序分析和设计 时序分析（发射沿 锁存沿） CLK 发射沿 锁存沿 Data Valid DATA 发射沿: “源寄存器”的输入端锁存信号的时钟沿 锁存沿: “目的寄存器”的输入端锁存信号的时钟沿。 通常发射沿到锁存沿的路径是时序分析工具分析的路径，在有时钟频率约束的情况下，分析和布线工具会保证发射沿到锁存沿小于一个时钟周期(多周期路径除外)。 栈槽翠坝阅窖搭商棉析济瞪抨文赦卢停坝惺朔裔赐质坠就脏横巫弟晨周佣FPGA中的时序分析和设计FPGA中的时序分析和设计 时序分析（建立时间 保持时间） 建立时间: 时钟沿到来之前，数据必须稳定的最短时间。 保持时间: 时钟沿到来之后，数据必须稳定的最短时间。 建立时间和（或）保持时间不满足是采样出错的根本原因。 D Q CLR PRE CLK Th 采样窗 DATA Tsu 时钟 数据 时钟边沿前后，数据均需有个稳定期，以确保准确采样 源唯歇丧忠臂惯陋舷卑想姚菏啦久欢硝畦树赂疡体僧教饵盘蠕连戒新颂素FPGA中的时序分析和设计FPGA中的时序分析和设计 时序分析（数据延时时间） 数据延时时间= Tclk1 + Tco +Tdata CLK REG1.CLK Tclk1 Data