- 1、本文档共4页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
课题二十二 寄存器应用实例
课题二十二 寄存器应用实例
教师授课教案
课程名称:数字电子技术????? ?????????????????20 0 年至20 0年第? 学期第??? 次课
班??? 级:?? ?????????????????????????????????编制日期:20 ?0年????? 月????? 日
教学单元(章节):
6、2 寄存器应用实例 目的要求:
1、进一步熟悉寄存器的功能
2、理解和掌握寄存器的应用 知识要点:
产生序列信号
用移位寄存器分频、计数
寄存器集成电路简介(作为资料供学生查阅) 技能要点:
能熟练分析寄存器的实例应用 教学步骤:
1、复习移位寄存器的功能
2、介绍寄存器的应用实例 教具及教学手段:
课堂讲授与多媒体相结合
举例说明 作业布置情况:
课后习题6、4;6、5;6、7 课后分析与小结: 授课教师:???????????????????????? ??????????授课日期:20???? 年???? 月???? 日
?
教??? 学??? 内??? 容 板书或旁注 复习:
移位寄存器的功能
新课
一、产生序列信号
序列信号:在同步脉冲的作用下按一定周期循环产生的一串二进制信号,比如0111…0111,每隔4位重复一次,称为4位序列信号
例:上图是用移位寄存器组成的8位序列信号发生器,序列信号数字电路的工作原理:74LS194接成右移方式,其右移串行输入信号取自Q3的非。在清零脉冲的作用下,寄存器的Q端全部置为0,DSR为1。在时钟信号的作用下,数据右移,为此,Q3的输出为0000111100001111时钟脉冲的作用下,其输出波形如下图所示
产生序列信号的原则:
1、寄存器工作方式设置为串行输入移位方式
2、输出信号通过反馈电路送至串行输入端
3、产生序列信号最大长度为2n(n为寄存器位数)
4、由某一个输出端引出输出信号(串出)
由4位移位寄存器构成的序列信号发生器的一般结构如下图所示 序列信号广泛用于数字设备测试、数字式噪声源,或在雷达、通信、遥测、遥控中作为识别信号或基准信号。产生序列信号的逻辑部件称为序列信号发生器选合适的反馈组合可得到不同数值序列信号 ?
教??? 学??? 内??? 容 板书或旁注
二、用移位寄存器计数
在下图中,从Q0~Q3中取出数据,并对数据进行译码,则电路成为一种计数器。
该电路清零以后,随着计数脉冲的到来,数据右移,Q3Q2Q1Q0的数据依次为
0000→0001→0011→0111
↑??????????????????? ↓
1000←1100←1110←1111
共有8种不同的状态,并且构成一个循环。接在寄存器后面的译码器可以对这8种状态译码,得到0~7共8个数字,此电路构成八进制计数器。
缺点:计数前,如果不清零,由于随机性,随着计数脉冲的到来,Q3Q2Q1Q0的状态可能进入另8种无效的循环,原来的译码器无法对这8种状态译码。另一个缺点是没有充分利用寄存器输出的所有状态 ? ?
教??? 学??? 内??? 容 板书或旁注 解决的办法:设计反馈逻辑电路
由n位寄存器构成的计数器的最大长度为:N=2n_1当n=4,反馈逻辑表达式为
DSR=Q3Q1,Q3Q0
当=8时,DSR=Q7Q5Q4Q3,Q7Q3 Q2Q1
三、用移位寄存器分频
1.固定比分频器
分析序列信号发生器的输出,阐明采用不同的反馈逻辑,可构成不同的固定比分频器
2.可编程分频器
所谓可编程分频器是指分频器的分频比可以受程序控制。
以书本图6.12的实际电路为例介绍利用移位寄存器实现可编程分频的基本思路
(1)介绍图构成特点
(2)工作过程:(1)清零,寄存器的全部数据皆为0,S0=2=1,74LS194为并行输入数据工作状态。在CLK上升沿的作用下将74LS138的输出数据送寄存器的输出端。例如:CBA=011,则Y0~Y7的数据即2Q0~2Q3为1110,1Q 1~1Q3为1111。此时,S0=2=0,(2)左移位操作状态(S0=0,S1=1)。当左移位3次以后,输出端此时S0=2=1,接着并行置数,再左移,如此反复。在输出端2Q0处得到4分频信号。书本图6.13为其波形图。
分频原理:译码器输出数据作为移位寄存器并入信号,反馈逻辑电路通过S0或S1自动设置移位或并入工作方式,移位n次后,数据会再次并入寄存器完成一周期,由反馈端取得信号,译码器输入地址CBA取值可改变分频系数。
见书本图6、11
?
获得不同频率的时钟或基准信号。其方法一般是对系统主时钟信号进行分频,利用移位寄存器也可以实现在现代通信系统与控制系统中,可编程分频器得到广泛的应用
?
图6.12电路最大
文档评论(0)