基于VHDL语言的串行通信设计.PDFVIP

第 26 卷 第 2 期 周口师范学院学报 2009 年 3 月 Vol . 26 No . 2 J our nal of Zhoukou Nor mal U niver sit y Mar . 2009 基于 V HDL 语言的串行通信设计 樊 　宇1 ,2 ,程 　全2 ( 1. 郑州大学 信息工程学院 ,郑州 450052 ;2 . 周口师范学院 物理系 ,河南 周口 466000) 摘 　要 :利用 V HDL 语言进行串行通信设计是一种很有效的方法 ,其原理简单 ,可靠性高 ,又可以根据需要 自 行设定传输速率 ,与传统的串行通信设计相比具有独特的优势. 文章还对在软件开发过程中应注意的事项作 了说明. 关键词 : 串行通信 ;计数器 ;V HDL 中图分类号 : TN 9 15 . 02 　　文献标识码 : A 　　文章编号 : 167 19476 (2009) 　　在通信系统中,通信芯片是整个硬件平台的基 域有着极其广阔的应用前景. CPLD 设计开发时有 ( 很多硬件描述语言. 与其他的硬件描述语言相比, 础 ,它不仅完成开放式连接系统 Op en Sy st em In ) V HDL 具有更强的行为描述能力 ,从而决定了它 t erconnection ,O SI 物理层中的数据发送和接收 , 还能根据传输方式和协议的不同实现不同的数据 成为系统设计领域最佳的硬件描述语言. 强大的行 校验方式及数据组织格式. 由于单片机在传送速率 为描述能力是避开具体的器件结构 ,从逻辑行为上 上的限制 ,当与 PC 机通信时 ,有时不能满足用户 描述和设计大规模电子系统的重要保证[ 1 ] . 在速率上的要求. 随着 以 F P GA 和 CPL D 为代表 V HDL 最初是作为一种仿真标准格式 出现 的可编程 A SIC 技术的日趋成熟和完善 ,用户完全 的 ,因此 V HDL 既是一种硬件电路描述设计语言 , ( 也是一种标准的网表格式 ,还是一种仿真语言. 其 可以根据 自己的要求 , 以电子设计 自动化 Elec t ronic De sign A uto mation ,EDA) 技术作为开发手 丰富的仿真语句和库函数 ,使得在任何大系统的设 ( 计早期 ,就能用于查验设计系统的功能可行性 , 随 段 ,用一块现场可编程 门阵列 Fiel dPro gramma ble Gat e A rray , F P GA ) 或复杂可编程逻辑器件 时可对设计进行仿真模拟 ,使设计者对整个工程设 ( Co mp lex Pro grammable Lo gic Device , CPLD) 设 计的结构和功能的可行性作出决策. 计出符合 自己需要的芯片. 用 CPL D 设计的通信 V HDL 语句的行为描述能力和程序结构决定 系统不仅通信速率高 ,而且从设计到仿真 ,验证利 了它具有支持大规模设计的分解和已有设计的再 用 ISP 在线可编程 ,对硬件调试都非常方便 ,开发 利用功能 ,符合市场所需求的大规模系统高效 、高 周期很短 ,且 I/ O 口随意设定 ,故用 CPL D 设计专 速地完成必须由多人甚至多个开发组共同并行工 用芯片是大势所趋. 本文介绍了一种串行异步通信 作才能实现的特点. V HDL 中设计实体的概念 、程 芯片的开发流程. 序包的概念 、设计库的概念为设计的分解和并行工