计算机组成原理实验 2.9 硬布线控制器精要.pptVIP

计算机组成原理 实验系列 一、总线与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器 五、运算器 六、存储器 七、时序发生器 八、微程序控制器 九、硬布线控制器 赖晓铮 博士 华南理工大学 laixz@scut.edu.cn QQ: （九）硬布线控制器 实验 实验内容： ● 分别设计单周期和多周期硬布线版本的CPU，并比较两者“状态机”的差异。两个版本的CPU在功能上完全兼容微程序版本CPU（数据通路相同，指令集相同），仅用硬布线逻辑取代微程序控制器，产生时序各阶段所需的微操作信号。 实验目的： ● 掌握硬布线控制器的组成原理及设计方法。 ● 理解单周期和多周期硬布线控制器的“状态机”模型，了解两者间的差异。 单周期硬布线控制器版本的CPU 多周期硬布线控制器版本的CPU CPU的指令格式 NOP 0000 XX XX 空指令：不执行任何操作 HLT 1110 XX XX “断点”：硬件停机 JMP1 0010 XX XX 间接寻址： [addr1] =addr2，addr2 ?PC JMP2 addr1 直接寻址： addr1? PC 0100 XX XX addr1 二次间址：[addr1]=addr2, [addr2]=addr3, addr3?PC JMP3 0110 XX XX addr1 【T1】源部件?总线BUS 【T2】总线BUS?目标部件 【M1】 【M2】 单周期 硬布线控制器 状态机 【M3】 【M4】 【T1】源部件?总线BUS 【T2】总线BUS?目标部件 【M1】 【M2】 多周期 硬布线控制器 状态机 【M3】 【M4】 Mealy状态机 HLT指令　 P1( 0 0 I7 I6 I5 ) 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 硬件停机 【M1】 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【M2】 【M3】 【M4】 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【M2】 【M3】 【M4】 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【T1】 【T2】 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【M2】 【M3】 【M4】 【T1】 【T2】 【T1】 【T2】 【T1】 【T2】 【M2】 【M3】 【M4】 【T1】 【T2】 【T1】 【T2】 JMP3指令　 JMP2指令　 JMP1指令　 NOP指令　 单周期 硬布线控制器 状态机流程图 微操作信号 M1 M2 M3 M4 LDIR NOP/HLT/JMP1/JMP2/JMP3 LDAR NOP/HLT/JMP1/JMP2/JMP3 JMP1/JMP2/JMP3 JMP2/JMP3 JMP3 NOP/HLT/JMP1/JMP2/JMP3 JMP1/JMP2/JMP3 JMP2/JMP3 JMP3 JMP1/JMP2/JMP3 JMP2/JMP3 JMP3 PC_INC NOP/HLT/JMP1/JMP2/JMP3 JMP1/JMP2/JMP3 JMP2/JMP3 JMP3 指令译码 电路 微操作信号 硬布线逻辑 （单周期） 时序发生器 多周期 硬布线控制器 状态机流程图 HLT指令　 P1( 0 0 I7 I6 I5 ) 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 硬件停机 【M1】 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【M2】 【M3】 【M4】 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【M2】 【M3】 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【T1】PC?AR,ROM?BUS 【T2】BUS?IR, PC+1 【M2】 JMP3指令　 JMP2指令　 JMP1指令　 NOP指令　 ｛M1?M｝时序：M=NOP·M1+JMP1·M2+JMP2·M3+JMP3·M4 LDIR = #LDPC = M1 LDAR = PC_INC = 1 #OE = 0 （多周期） 时序发生器 指令译码电路 M硬布线逻辑 微操作信号 硬布线逻辑 初始化过程： 时钟CLK接在MANUAL_CLK端，令RESET=1，则#CLR=0，清零微地址寄存器MAx和指令寄存器