论基于数字信号处理器的雷达测速与通讯系统部分技术.docVIP

　　论基于数字信号处理器的雷达测速与通讯系统部分技术 【 论文 关键词】DSP雷达测速多普勒效应 【论文摘要】针对 中国 金属矿山斜井人车的测速问题,主要介绍了DSP芯片TMS320VC5402的特性。利用 现代 谱估计的算法,在DSP芯片中对检测车辆雷达运动产生的多普勒频率进行频谱分析。 目前,我国正在研制一种新型的雷达测速传感器。同时,由于现在DSP(DigitalSignalProcessor,数字信号处理器)已经广泛应用在通信、 计算 机、 工业 控制领域,使用DSP为处理核的雷达测速系统对目前车载雷达测速系统具有重要的意义。 　　 　　1.数字处理部分 　　系统的数字信号处理部分选择高性能低价位的DSP芯片TMS320VC5402完成。这一款芯片运算速度快,指令周期10ns,运算能力100MIPS(MillionInstructionsPerSecond,每秒处理百万级的机器语言指令数),内部有1个40位的算术逻辑单元,2个40位的累加器,2个40位的加法器,1个17×17乘法器和1个40位的桶型移位器,4条内部总线(3条16位数据存储器总线和1条程序存储器总线)和2个地址产生器。为进行多普勒频谱的数据分析提供了便利的条件,可以实时准确的估算出多普勒频率。DSP可提供2KB(2KB=2千字=4千字节,数据单位)数据缓冲的读写能力,从而降低了处理器的额外开销,DSP的最大数据吞吐量为100Mbit/s(每秒100兆字节,数据传输单位),即使在IDLE(省电工作方式)方式下也可以全速工作。数字处理部分主要由低通滤波、信号调理,A/D转换及TMS320VC5402硬件系统组成。信号经过一定的信号调理以后,再经A/D转换成为数字信号送给DSP进行信号处理,最后处理的结果通过液晶显示,还可以通过串口发送到远程主控系统。 　　(1)电源部分设计。TMS320VC5402采用低电压工作,其内核电压为1.8V,I/O管脚的电压是3.3V,为了使系统设计方便并满足低功耗的特点,本系统用的SRAM、FLASH、A/D等器件都是兼容3.3V供电。TI公司的电压调节器TPS73HD318可以由5V产生3.3V和1.8V的电压输出,最大电流为750mA,可以满足要求。 　　(2)A/D转化部分设计。TLC32OAD5OC(简称AD50)芯片采用过采样技术,可进行A/D和D/A的高分辨率、低速信号转换。AD50中的可选项和电路配置可以通过串行口进行编程,配置位可进行软件编程,该器件中共有7个数据和控制寄存器可供使用。设计中使用TMS320VC5402的McBSP1(多通道缓冲串口)完成配置AD50以及接收转换好的数字信号。硬件连接采用AD50的主控模式(M/S-1),向TMS320VC5402的McBSP提供SCLK(数字移位时钟)和FS(帧同步脉冲),并控制数据的传输过程。TMS320VC5402工作于SPI方式(串行外设接口)的从机模式,CLKX1和FSX1为输入引脚,在接收数据和发送数据时都是利用外界时钟和移位脉冲。为了使数据和控制信号能在同一串口传输,采用了两种通信模式：主通信模式和次通信模式。主通信模式专门用于转换数据的传送,主通信发生在每个数据转换期间。次通信模式只有在被请求时才会进行,本设计采用软件次通信请求方式,所以FC接地。 　　(3)存储器扩展部分设计。由于TMC320VC5402片内的RAM只有16k,不能满足本系统的要求,因此本系统对存储空间进行了扩展,分别扩展了32k的程序空间和32k的数据空间,并且也扩充了1块FLASH(不易失的重复可读写存储器)存储器。主要为了DSP上电以后完成初始化加载程序(BootLoader),把固化在FLASH中的程序读入DSP的片上RAM或者片外RAM映射的存储空间。 　　(4)CPLD部分设计。由于本系统接口电路比较复杂,因此在SDRAM、FLASH和DSP的接口过程设计中采用CPLD完成。本系统选用Altera公司的EPM7128SLC84芯片,该芯片有门单元2500个,逻辑宏单元128个,I/O引脚84个。在CPLD的设计过程中,采用了Altera公司的可编程逻辑器件开发软件Max+PlusI。 　　 　　2DSP软件设计 　　DSP的主要任务是将混频后的模拟信号转化为数字信号,然后将转换后的数据进行处理,将处理后的结果通过DSP的SCI与RS232连接完成DSP与上位机之间的通信。DSP的软件设计主程序分为以下几个部分： 　　(1)系统初始化。对看门狗、系统时钟、复位标志寄存器、定时器、I/O口方向位、A/D采样时钟、中断时间寄存器、SCI(串行通信接口)进行初始化。打开中断控制位,允许模数转换和串口接收中断。 　　(2)模数变换中断程序。