微处理器系统结构与嵌入式系统-第四章_微机总线技术与总线标准要点.ppt

必备的PCI总线信号（续） 错误报告信号 PERR，报告数据奇偶检验错，低电平有效 SERR，系统出错信号，低电平有效 仲裁信号 REQ，总线占用请求信号，双向三态，低有效 GNT，总线占用允许信号，双向单台，低有效 系统信号 CLK：时钟，输入 RST，复位，输入 * 可选的PCI总线信号 64位总线扩展信号 AD[64:32]，双向三态 C/BE[7:4]，双向三态，低电平有效 REQ64，64传输请求，低电平有效 ACK64，表示从设备将用64位传输，低电平有效 PAR64，奇偶双字节校验，双向三态，低电平有效 接口控制信号 LOCK，锁定信号，低电平有效 中断信号 INTA/INTB/INTC/INTD，中断信号，低电平有效，漏极开路 * 可选的PCI总线信号（续） Cache支持信号 SBO，试探返回信号，低电平有效，输入或输出 SDONE，表示命中一个缓冲行，输入或输出。有效时，表明探测完成，无效时，表明探测结果仍未确定 边界扫描信号 TDI，数据输入 TDO，数据输出 TCK，时钟 TMS，模式选择 TRST，复位 * PCI地址空间： I/O地址空间（AD[31..0]） 存储器地址空间（ AD[31..2]） 配置地址空间（AD[7..2]） PCI总线命令表 C/BE[3:2]? 命令类型说明 0 0 0 0 中断应答（中断识别） 0 0 0 1 特殊周期 0 0 0 0 I/O读（从I/O口地址中读数据） 0 0 1 1 I/O写（向I/O口地址空间写数据） 0 1 0 0 保留 0 1 0 1 保留 0 1 1 0 存储器读（从内存空间映像中读数据） 0 1 1 1 存储器写（从内存空间映像中写数据） 1 0 0 0 保留 1 0 0 1 保留 1 0 1 0 配置读 1 0 1 1 配置写 1 1 0 0 存储器多行读 1 1 0 1 双地址周期 1 1 1 0 存储器读一行 1 1 1 1 存储器写并无效 * ?[m1]这个也是多了冒号 基本的读操作 基本的写操作 PCI总线读时序 突发读时序，可连续多字节操作 * * 4.2.3 异步串行通信总线 串行总线上的信息则按位传输，通常只需1根或2根数据线，没有地址总线、控制总线 采用差分信号(differential signal)传输技术 具有低功耗、低误码率、低串扰和低辐射等优点 高速串行总线的三大特征 差分信号传输 以数据包形式传送信息(地址、数据、命令) 点对点通信 串行通信的通信方式、距离、速率、差错控制、传输方式 COM口 RS-232、RS-485 串行通信接口 USB接口 SPI/QSPI 串行扩展接口 I2C Microwire * 串行总线特点串行数据的通信方式 单工 半双工 双工 多工 * 串行通信传输距离 串行数据在基带传送方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短 调制解调方法包括频移键控FSK、幅移键控ASK、相移键控PSK等方式 串 行 接 口 MODEM MODEM 计 算 机 串 行 接 口 计 算 机 串 行 接 口 …… * 串行通信传输速率 比特率(bps)：系统单位时间内传送有效二进制数据的位数 波特率：通信线路上基本电信号状态的变化频率 基波传送方式：比特率＝波特率 载波传送方式：比特率＝波特率×n 110、300、600、1200、2400、4800、9600、15200… 如某相位调制系统中可能发送的相位状态有0（代表数据“00”）、π/2（代表数据“01”）、π（代表数据“10”）、3π/2（代表数据“11”）四种，则通信线路的相位状态每改变一次将送出两位数据，这时比特率＝2×波特率。 常用的标准波特率包括110、300、1200、2400、4800、9600、19200波特等。 * 串行通信的差错控制 差错控制方式 检错重发ARQ(Automatic Repeat Request)：接收端检错并要求重发，要反馈，通信效率低，差错控制简单 前向纠错FEC(Forward Error Correction)：接收端纠正错误，差错控制电路复杂 混合纠错HEC(Hybrid Error Correction) ：综合前2者，误码率低 检错：如何发现传输中的错误，奇偶校验 纠错：发现错误后,如何消除和纠正错误，CRC * 传输方式 串行同步：收发双方需要使用（传送）同一时钟信号 串行异步：双方时钟不要求严格同步 串行同步 同步方式：传输信息的字节与字节之间、位与位之间均与时钟严格同步 通常以数据块为基本单位进行传送 * 串行同步 同步字符或同步标