C64x+ DSP EDC功能的实现与应用.docVIP

C64x+ DSP EDC功能的实现与应用 　　摘要:EDC(Error Detection and Correction)是TI C64x+ DSP提供的用来对L1P和L2内存进行错误检测与纠错的一项功能,该功能主要用来保护程序代码和不经常更新的数据。当对L1P/L2 RAM或L1P/L2 Cache进行读操作时,通过该功能可以检查当前读操作的内存空间是否发生bit反转的异常。对于1bit的反转,EDC还可以进行纠错,从而提高系统的稳定性。 　　Abstract: EDC is the Error Detection and Correction mechanism of C64x+ L1P and L2 memories.The primary purpose of this feature is to protect the program code and static data which are not frequently changed. When CPU read L1P/L2 RAM or L1P/L2 cache, this function can check whether the memory read by CPU has been error for some reason. For the 1bit error, EDC can correct it, enhancing the system stability. 　　关键词:DSP;EDC;内部异常 　　Key words: DSP;EDC;internal exception 　　中图分类号:TP39 文献标识码:A文章编号:1006-4311(2010)18-0217-01 　　 　　1问题的提出 　　DSP系统在大规模的实际使用过程中,由于高能射线或者其他原因,偶尔会出现DSP某个bit或多个bit被改写的情况,如果改写的bit位于代码段,那么当程序运行到该处指令时,可能导致程序跑飞,如果数据段被改写,会导致运行结果错误,都将最终使得系统瘫痪。对于这类问题,因为不是CPU或其他master进行的改写操作,所以内存保护功能不再起作用,并且很难复现来定位问题。因此为了能够对这类bit反转的异常进行检测和处理,我们引入TI C64x+ DSP的EDC功能。 　　2EDC功能介绍 　　2.1 L1P错误检测机制在L1P EDC功能使能的前提下,每次在对L1P进行指令获取时,由于指令获取都是256bit对齐的所以L1P都会进行EDC检测。但在通过DMA/IDMA对L1P进行读操作时,只有当读取的数据大小为256bit或256bit的整数倍时,并且对应的有效位为有效时才会进行EDC的检测。 　　在重启时错误检测逻辑是未使能的。当错误检测(EDC)逻辑未使能时,对L1P的写操作将导致相关的有效位(valid bit)被清0。可以通过对寄存器L1PEDCMD。EN=1来使能L1P的错误检测功能,使能后,所有的256bit的写操作,都将更新奇偶值和有效位,如果写操作的数据小于256bits,则更新parity RAM相应的有效位为无效(invalid parity)。 　　2.2 L2错误检测和纠错逻辑L2内存控制器也提供了错误检测和纠错机制,当L2 EDC使能时,对L2内存的进行的所有大小为256bits或其整数倍的写操作都将更新位于L2 RAM中的校验值和valid bit。DSP通过汉明编码(hamming code)来检查256bits内的多bits错误和纠正单bit错误。L2控制器通过EDC来检查L1P、L1D、IDMA或DMA对L2进行256bits数据块的读操作时是否发现bit反转。如果在写操作时,写入数据的小于256bits,则更新其在parityRAM为invalid parity。注意当L1D cache对L2数据进行读操作时,有够进行错误检测但是不能纠正错误。 　　2.2.1 L2 EDC操作过程。只有当访问的数据为256bits,并且该数据所在的地址为256bit对齐时,错误检测逻辑才会有效。每次读取256bits时,L2就会产生一个相应的校验位和有效位。EDC能够检测多bit错误并能纠正单bit错误。L2通过异或计算出校验值,当对L2进行读操作的同时,EDC读取保存在EDC专用RAM中的校验位,然后与计算的校验值进行比较来判断是否有bit错误,如果有错,EDC会将校正后的数据给读取者,但是源数据并没有被校正,要校正发生bit反转错误的原始数据,需要进行回写操作。在写操作时,如果操作的地址为256bits对齐,且数据为256bits或者整数倍时才会更新RAM中的校验位。 　　2.2.2 内存清除(Sc