32位微处理器Pentium.pptVIP

32位微处理器Pentium 8086微处理器 名字：Intel 8086 年代：1978年 数据宽度：16位 寻址范围：1MB（地址总线：20位） 指令系统：20,000多条指令 指令执行速度： 2.5MIPS 特点：6B指令队列 8086的逻辑结构 组成 总线接口单元（Bus Interface Unit,简称BIU） 执行单元（Execution Unit,简称EU ） 总线接口单元（BIU） 组成 段寄存器 指令指针寄存器 20位地址加法器 指令队列 输入输出控制电路 执行单元（EU） 组成 运算器 通用寄存器 标志寄存器 EU控制器 80386微处理器 名字：Intel 80386 年代：1985年 数据宽度：32位 寻址范围：4GB（地址总线：32位） 指令执行速度：每秒3×106~4×106条指令 特点： 流水线和指令重叠执行技术 虚拟存储技术 片内存储器管理部件 存储体管理分段分页技术 80386的逻辑结构 CPU 指令预取部件(Instruction Prefetch Unit,IPU) 指令译码部件(Instruction Decode Unit,IDU) 执行部件(Execution Unit,EU) 存储器管理部件(Memory management Unit) 分段部件(Segmentation Unit,SU) 分页部件(Paging Unit,PU) 总线接口部件(Bus Interface Unit,BIU) 指令预取部件IPU 操作 将BIU送来的指令送16字节指令预取队列 指令预取队列出现部分空字节，它向BIU发出总线请求，若BIU空闲，从内存取指令填充指令预取队列 指令译码部件IDU 组成： 指令译码器 作用：解释指令 译码指令队列 作用：存放已译码的指令（3条），若有剩余空间，译码部件就会取下一条指令译码 执行部件EU 功能：数据处理和运算 组成： 运算器ALU 8个32位的通用寄存器 1个64位的多位移位器加法器 ALU控制部分 作用：计算有效地址 ALU保护测试部分 作用：检验指令执行中是否符合存储器分段规则 虚拟存储器 组成： 内存（小，快）+外存（大，慢）+存储管理机制 80386虚拟存储器容量：64TB 作用：在系统中构建大且快的虚拟内存 功能：运行要求存储器容量比实际内存大的多的程序 80386存储器 分段管理 段容量：4GB 每个段又可以划分为多个页面 页容量：4KB 分页的作用：便于实现虚拟存储管理 存储器管理器件MMU 组成： 分段部件 管理面向程序员的逻辑地址空间 将逻辑地址转换为线性地址 分页部件 管理物理地址空间 将线性地址转换为物理地址 总线接口部件BIU 作用：80386与外界之间的高速接口 操作过程： 指令预取部件/执行部件需要取指/存取数据时发总线周期请求 BIU根据优先级对这些请求进行仲裁，取指/存取数据 说明：产生总线操作时需要的地址信号或读/写控制信号 微处理器发展 名字： Pentium 年代： 1993年 数据宽度： 64位 寻址范围： 4GB（32位地址线） 工作频率：60MHz/66MHz，100MHz，200MHz 高速缓存： 8KB指令Cache 8KB数据Cache Pentium的逻辑结构 组成： 总线接口部件BIU U流水线和V流水线 代码高速缓存 数据高速缓存 指令预取部件 U流水线和V流水线 组成：各有1个独立的ALU U流水线：能执行所有整数运算指令 V流水线：能执行简单的整数运算指令 流水线分5级操作： 取指令|译码|生成地址|执行指令|回写 说明：回写既是运算指令将运算结果存入r/m 高速缓冲存储器Cache 组成：容量小、速度很高的SRAM 功能：存放CPU最近使用的指令和数据 作用：解决CPU和存储器速度不匹配问题 本质：存放内存一小部分指令和数据的复制品 代码高速缓存和数据高速缓存分开的优点： 减少指令预取和数据操作之间的冲突 提高命中率 说明：命中率即指读取的数据恰在Cache中 数据高速缓存有2个端口，以便同时与2条独立的流水线交换数据 指令预取部件 每次取2条指令 若为简单指令，且后一条指令不依赖于前1条指令的执行结果，则2条指令在并行译码后分别送到U流水线和V流水线独立执行 代码高速缓存和指令预取部件将指令送到指令译码器，分支目标缓冲器则在遇到条件转移指令时用来预测是否发生转移，并以此为依据提供预取地址 Pentium采用的先进技术 1．先进的体系结构 2．CISC和RISC相结合的技术 3. 超标量流水线技术 4. 先进的分支预测技术 先进的体系结构 内部32位，外部64位，数据传输量提高1倍 支持数据成组传输，进一步加快了数据传输率 将大部分访问内存的操作转换为访问Cach