ch6-第六章CacheCoherence程序.ppt

第七章 Memory Consistency 7.1 问题的提出 7.1.1 存储器一致性问题 7.1.2 存储器访问的原子性问题 7.1.3 存储器访问操作的三个阶段 7.1.4 一个例子 *7.1.5 多处理机存储器的行为 7.2 四种存储器一致性模型 7.2.1 顺序一致性模型 7.2.2 弱一致性模型 7.2.3 处理机一致性 7.2.4 释放一致性 7.2.5 四种模型的其它说明 7.1 问题的提出 7.1.1 存储器一致性问题 1.定义 存储器一致性是指一个系统正确执行存储器操作的能力。各处理机看到存储器的值是一致的。 第八章 指令级并行处理 8.1 指令级并行概述 8.1.1 指令级并行处理 8.1.2 减少每条指令执行的平均周期数 *8.1.3 改进CPI的途径 8.2 多发射结构 8.2.1 流水线结构 8.2.2 超标量机的典型结构 8.2.3 VLIW机的结构框图 8.3 指令级并行的编译技术 8.3.1 软件流水方法 8.3.2 循环体展开 共享访问 竞争的 非竞争的 同步访问 非同步访问 获得 释放 两个访问至同一个存储单元，并且至少其中一个是写操作，则称此两个访问是冲突的。如这对冲突的访问来自不同的处理机，如又是无序执行，有可能同时执行，产生竞争，这两个访问形成竞争对。如一个访问在任何执行下都进入某个竞争对，则称此访问为竞争访问。 7.2.5 四种模型的其它说明 1. 三类存储器行为 （1）所有处理机按程序次序执行，并有相同的观察顺序。 （2）所有处理机可不按程序次序执行，并有相同的观察顺序。 （3）不同处理机的执行可不按程序持续进行，观察顺序也可以不同。 2. 两类共享存储器系统 （1）原子存储器访问 如存储器更新，同时为所有处理机知道，则为原子存储访问。如存入的值同时可为所有处理机可读，即是。 原子存储器成为顺序一致的充分必要条件，就是要使所有存储器访问的执行都保持各自的程序次序。 （2）非原子存储器访问 存储器的更新不能同时为所有处理机知道，则为非原子访问。在有高速缓存/网络的多机系统中，一个无效信号不能同时到达所有处理机，这种系统中的存取一定是非原子存取，除非用专门H/W来保证。 （3）只有在原子系统中的存储事件才能进行强排序，使程序次序与存储访问的次序一致。 对非原子存储的多机系统不能强排序，十分需要弱排序，因而引出强弱两种一致性模型。 3. 四种存储器一致性模型的直观定义 顺序一致性（SC） 任何执行结果可以认为是在多 线程顺序机器上各台处理机操 作交错执行的结果 处理机一致性（PC） 每台处理机发出的写操作顺序 不会混乱，但两台不同处理机 发出写操作顺序可能会不同 弱一致性（WC） 程序员利用同步操作确保 顺序一致性 释放一致性（RC） 具有获得和释放两类同步操作 的弱一致性，每类操作保证处 理机一致性 强类型 非严格模型 4. 四种模型的几点说明 （1）Shared Memory中共享变量才有这种问题。 （2）SC模型中： 好象并行程序在串行机上多进程执行一样； 每台处理机的执行顺序按程序顺序进行； 每台处理机的读写操作顺序被其它处理机看到的顺序一致； 例P1发出一个写操作，要P2、P3都看到这个写操作后，P1才能发出以后的访问命令。 P1 P2 P3 不能重新排序 在原子系统上才能做到； 它是一个很难实现的系统； 性能很低。 （3）WC模型中： 如下图所示： P1 P2 P3 A B C D E F G H 同步1 同步2 同步3 同步4 同步5 同步6 A、B、……、H每段中程序的执行顺序可以重新排序； 但同步点必须符合顺序一致性； A执行完后，才能执行同步1，同步1执行完后，才能执行B，然后同步2，然后同步3。所以P1处理机执行时间为： （4）PC模型中： 每台处理机的写操作是顺序一致性的； 来自两台处理机的写操作顺序可能不一样的被观察到。 如下图： 写 写 读 如果读操作和 前面的写不相关， 则读操作可以提 前进行。 （5）RC模型中： 如下图： P1 P2 P3 A B C D E F G H 获得 释放 获得 释放 获得 释放 A段可以和获得同时进行； 获得完成后，才能执行B； B执行完成后，才能执行释