原创力文档- 1、本文档共5页，其中可免费阅读2页，需付费100金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
设计中电路简化问题的探讨摘要从描述方法设计规则逻辑函数分析了设计中容易引起电路复杂化的原因并提出了相应的解决方法关键词电路简化近年来随着集成电路技术的发展用传统的方法进行芯片或系统设计已不能满足要求迫切需要提高设计效率在这样的技术背景下能大大降低设计难度的设计方法正越来越广泛地被采用但是设计是行为级的设计所带来的问题是设计者的设计思考与电路结构相脱节设计者主要是根据的语法规则对系统目标的逻辑行为进行描述然后通过综合工具进行电路结构的综合编译优化通过仿真工具进行逻辑功能仿真和系统时延的仿真实际设计
VHDL设计中电路简化问题的探讨
摘 要：从描述方法、设计规则、逻辑函数分析了VHDL设计中容易引起电路复杂化的原因，并提出了相应的解决方法。
??? 关键词：VHDL 电路简化
??? 近年来，随着集成电路技术的发展，用传统的方法进行芯片或系统设计已不能满足要求，迫切需要提高设计效率。在这样的技术背景下，能大大降低设计难度的VHDL设计方法正越来越广泛地被采用。但是VHDL设计是行为级的设计所带来的问题是设计者的设计思考与电路结构相脱节。设计者主要是根据VHDL的语法规则对系统目标的逻辑行为进行描述然后通过综合工具进行电路结构的综合、编译、优化，通过仿真工具进行逻辑功能仿真和系统时延的仿真
文档评论（0）