第四章组合逻辑电路lhc要点.ppt

例：试写出下面PAL电路的逻辑表达式。 思考题：已知表达式怎么进行编程连接？ 解： 思考题： PLD之外的数字电路叫什么？ 有哪些类别？ 4.5.1 4.5.4 作业： 第四章 结束！ 4.1.1(a) ； 4.1.6 ； 4.2.7 4.3.4 ； 4.4.1 ； 4.4.7 4.4.8 ； 4.4.12 ； 4.4.14 4.4.19 ； 4.4.21(2) 4.4.26 ；4.4.29 ； 4.4.32 4.5.1 ； 4.5.4 作业： （1）组合逻辑电路的分析、设计步骤有哪些？ （2）编码的含义？ （3）优先编码器CD4532的逻辑图和功能表。 （4）74HC138译码器的功能表。 （5）七段显示译码器74HC4511的功能表。 （6）74xLS151的使用方法。 （7）数值比较器如何进行片间级联扩展? （8）74HC283的功能和逻辑框图。 复习（提问）： 集成超前进位产生器74LS182 逻辑图 逻辑符号 超前进位集成4位加法器74HC283 74HC283逻辑框图 74HC283引脚图 74HC283逻辑图 3. 超前进位加法器74LS283的应用 例：用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 解： 8421码输入 余3码输出 1 1 0 0 例：用74LS283构成将8421BCD码转换为余3码的 码制转换电路 。 8421码 余3码 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO 74LS283 解： 思考题 ： PC机如何实现减法 ？ 4.减法运算 在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。 若n位二进制的原码为N原，则与它相对应的2 的补码为： N补=2n ?N原 补码与反码的关系式： N补=N反+1 设两个数A、B相减，利用以上两式， 可得： A ?B=A+B补?2n=A+B反+1?2n 1）A?B ? 0的情况。 2）A?B 0的情况。 结果表明，在A–B ? 0时，如加补的进位信号为1，所得的差就是差的原码。 在A–B 0时，如加补的进位信号为0，所得的差是差绝对值的补码。 A=0101 ，B=0001 A= 0001 ，B=0101 1 0 1 0 0 0 1 1 0 0 0 1 1 0 输出为原码的4位减法运算逻辑图 讨论 ： ALU含义及功能。 4.4.29 4.4.32 作业： 4.5 组合可编程逻辑器件 4.5.1 PLD的结构、表示方法及分类 4.5.2 组合逻辑电路的PLD实现 4.5.1 PLD的结构、表示方法及分类 与门 阵列 或门 阵列 乘积项 和项 PLD主体 输入 电路 输入信号 互补 输入 输出 电路 输出函数 反馈输入信号 可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。 1、PLD的基本结构 与门 阵列 或门 阵列 乘积项 和项 互补 输入 一般框图 基本电路结构 2.PLD的逻辑符号表示方法 (1)连接的方式 (2)基本门电路的表示方式 L1=A?B?C 与门 或门 A B C D L1 A B C L1 A B C ≥1 L2 D L2=A+B+C+D 三态输出缓冲器 输出恒等于0的与门 输出为1的与门 输入缓冲器 (3)编程连接技术 PLD表示的与门 熔丝工艺的与门原理图 V CC (+ 5V) R 3k W L D 1 D 2 D 3 A B C 高电平 A、B、C有一个输入低电平0V A、B、C三个都输入高电平+5V 5V 0V 5V 低电平 L V CC A B C D 5V 5V 5V L=A?B?C 熔丝工艺的与门原理图 等效电路： 连接 连接 连接 断开 A、B、C 中有一个为0： A、B、C 都为1： 输出为0； 输出为1。 L=AC 断开 连接 连接 断开 L=ABC X X 器件的开关状态不同, 电路实现逻辑函数也就不同。 1 0 1 1 1 1 CMOS工艺的与门原理图 (4)浮栅MOS管开关（自学） 用不同