数字系统原理与设计实验指导手册重点.docVIP

实验一 逻辑门功能测试及其应用研究 目的 学习掌握TTL集成与非门的逻辑功能及主要参数测试方法； 学习掌握三态门逻辑功能，了解“总线”结构的工作原理。 原理 集成逻辑门是数字电路中应用十分广泛的最基本的一类器件，为了合理地使用和充分利用其逻辑功能，必须对它的主要参数和逻辑功能进行测试，本实验中采用TTL中速四2输入与非门74LS00进行测试，74LS00与非门的内部电路和引脚排列如附录所示。 TTL集成逻辑门电路主要技术参数 （1）传输特性 各种类型的TTL门电路，其传输特性大同小异，如图4-1-1所示，这是一条由理论分析所得到的曲线，实际的曲线，可用实验的方法求得，如用示波器扫描来获得，或者通过在输入端输入不同的直流电压，利用直流电压表逐点测量输出电压值的方法得到传输特性曲线。 图4-1-1 电压传输特性 （2）输入和输出的高、低电压 数字电路中的高、低电压常用高、低电平来描述，并规定在正逻辑体制中，用逻辑0与1分别表示高、低电平。作为门电路的技术参数常用高、低电压表示，以V为单位进行量化，有利于具体应用。由于不同类型的TTL器件，其特性各不相同，因而其输入和输出高、低电压也各异。74LS00与非门的输入和输出的高、低电压可由其电压传输特性得出。 （3）传输延迟时间 传输延迟时间是表征门电路开关速度的参数，它意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多少时间。一般采用平均传输延迟时间表示，它是一个瞬态参数，它是指与非门输出波形边沿的0.5Vm点相对于输入波形对应边沿的0.5Vm点的时间延迟，如图4-1-2所示，其中为导通延迟时间，为截止延迟时间。则门电路的平均延迟时间为。平均延迟时间是衡量门电路开关速度的一个重要指标，按平均延迟时间的不同，TTL门电路有中速、高速和超高速之分，一般中速门电路的为10ns~50ns，高速为2ns~10ns，超高速≤2ns。 图4-1-2 门电路的延迟时间 74LS00中速四2输入与非门的主要参数规范值如表4-1-1所示。 表4-1-1 74LS00型与非门主要性能参数 参数名称 符号 单位 测试条件 规范值 输出高电平 VOH V VI =0.8V, IOH =0.4mA ≥2.4 输出低电平 VOL V VI =2.0V, IOL =4mA ≤0.4 输出高电平电流 IOH mA VI =0.8V, VOH =2.7V ≤0.4 输出低电平电流 IOL mA VI =2.0V, VOH =0.5V ≥8 输入漏电流 IIH μA VI =5V ≤20 输入短路电流 IIS mA VI =0V ≤0.4 输出高电平时电源电流 ICCH mA ≤1.6 输出低电平时电源电流 ICCL mA ≤4.4 开门电平 VON V ≤1.8 关门电平 VOFF V ≥0.8 传输延迟时间 tpd ns ≤30 扇出系数 N0 同VOH 、VOL ≥8 2. 三态门 数字系统中，有时需要把两个或两个以上的集成逻辑门的输出连接起来，完成一定的逻辑功能。普通TTL门电路的输出端是不允许直接连线的。三态门是一种特殊的TTL电路，它允许把输出端互相连在一起使用。 三态门，简称TSL（Three-state Logic）门，是在普通门电路的基础上，附加使能控制端和控制电路构成的。图4-1-3所示为三态门的结构和逻辑符号，三态门除了通常的高电平和低电平两种输出状态外，还有第三种输出状态——高阻态。处于高阻态时，电路与负载之间相当于开路。图（a）是使能端高电平有效的三态与非门，当使能端EN=1时，电路为正常的工作状态，与普通的与非门一样，实现；当EN=0时，为禁止工作状态，Y输出端呈高阻状态。图（b）是使能端低电平有效的三态与非门，当时，电路为正常的工作状态，实现；当时，电路为禁止工作状态，Y输出呈高阻状态。 （a）使能控制端高电平有效 （b）使能控制端低电平有效 图4-1-3 三态门的结构和逻辑符号 三态电路用途之一就是实现总线传输。总线传输的方式有两种，一种是单向总线，如图4-1-4（a）所示，功能表见表1-2所示，可实现信号A1、A2、A3向总线Y的分时传送；另一种是双向总线，如图4-1-4（b）所示，功能表见表4-1-3所示，可实现信号的分时双向传送。单向总线方式下，要求只有需要传输信息的那个三态门的控制端处于使能状态（EN=1），其余各门皆处于禁止状态（EN=0），否则会出现与普通TTL门线与运用时同样的问题，因而是绝对不允许的。 （a）单向总线方式 （b）双向总线方式 图4-1-4 三态门总线传输方式 表4-1-2 单向总线逻辑