数字电子技术基础简明3讲课.ppt

四、常用中规模集成组合逻辑电路 1. 加法器： 实现两组多位二进制数相加的电路。 根据进位方式不同，可分为串行进位加法 器和超前进位加法器。 2. 数值比较器： 比较两组多位二进制数大小的电路。 集成芯片： 74LS183（TTL）、C661（CMOS）— 双全加器 两片双全加器（如74LS183）? 四位串行进位加法器 74283、74LS283（TTL） CC4008（CMOS） — 四位二进制超前进位加法器 集成芯片： 7485、74L 85（TTL） CC14585、C663（CMOS） — 四位数值比较器 3. 编码器： 将输入的电平信号编成二进制代码的电路。 主要包括二进制编码器、二 – 十进制编码 器和优先编码器等。 4. 译码器： 将输入的二进制代码译成相应的电平信号。 主要包括二进制译码器、二 – 十进制译码 器和显示译码器等。 集成芯片： 74148、74LS148、74LS348（TTL）— 8 线 – 3 线优先编码器 74147、74LS147（TTL）— 10 线 – 4 线优先编码器 集成芯片： 74LS138（TTL）— 3线 – 8线译码器（二进制译码器） 7442、74LS42（TTL）— 4线 – 10线译码器 74247、74LS247（TTL）— 共阳极显示译码器 7448、74248、7449、74249等（TTL）— 共阴极显示译码器 5. 数据选择器： 在地址码的控制下，在同一时间内从 多路输入信号中选择相应的一路信号 输出的电路。常用于数据传输中的并- 串转换。 集成芯片： 74151、74LS151 74251、74LS251（TTL）— 8 选 1 数据选择器 6. 数据分配器： 在地址码的控制下，将一路输入信号 传送到多个输出端的任何一个输出端 的电路。常用于数据传输中的串-并转 换。 集成芯片： 无专用芯片，可用二进制集成译码器实现。 [练习] 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 数码显示电路。当 0 ? 9 十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。 Ya A3 A2 A1 A0 +VCC 74LS48 显示 译码器 Yb Yc Yd Ye Yf Yg 共阴 [解] 1 1 1 1 +VCC Y3 Y2 Y1 Y0 74LS147 10线-4线 编码器 I0 I1 I9 +VCC S0 S1 S9 … … 五、用中规模集成电路实现组合逻辑函数 1. 数据选择器： 为多输入单输出的组合逻辑电路，在输入数据都为 1 时，它的输出表达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。 2. 二进制译码器： 输出端提供了输入变量的全部最小项，而且每一个输出端对应一个最小项，因此，二进制译码器辅以门电路（与非门）后，适合用于实现单输出或多输出的组合逻辑函数。 功能特点： 输出端提供全部最小项 电路特点： 与门(原变量输出) 与非门(反变量输出) 4. 二进制译码器的主要特点 二、二-十进制译码器 (Binary-Coded Decimal Decoder) 将 BCD 码翻译成对应的十个输出信号 集成 4 线 –10 线译码器： 7442 74LS42 共阴极 a b c d e f g R +5 V Ya A3 A2 A1 A0 +VCC 显示 译码器 共阴 Yb Yc Yd Ye Yf Yg — 高电平驱动 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 a e b c f g d 　　共阴接法数码显示器需要配用输出高电平有效的译码器。 半导体显示(LED) 液晶显示(LCD) 三、显示译码器 数码显示器 每字段是一只 发光二极管 十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1