数电制作复习使用前四章21.pptVIP

由真值表到逻辑图;;整数部分采用基数连除向上取余法，先得到的余数为低位，后得到的余数为高位。;1、二进制的原码 二进制数的绝对值。前面加一位符号位表示正负。 习惯上用符号位的0表示正数，1表示负数 如 +89 = （0 1011001） -89 = （1 1011001） 2、二进制的反码 正数的反码——与原码相同 负数的反码——保持符号位1不变， 将数字部分逐位求反（1改为0，0改为1）; 如 +5 = （0 0101） -5 = （1 1011） 通过补码，将减一个数用加上该数的补码来实现 ;例：用二进制补码运算求出 13＋10 、13－10 、－13＋10 、－13－10;由逻辑图到真值表;5、分配律 A· (B+C)=A·B+A·C A+B·C=(A+B) ·(A+C);2.3.2 逻辑代数的常用公式;2.4 逻辑代数的基本定理;2、反演定理 对于任意一个逻辑式Y，若将其中所有的“·”换成“+”，“+”换成“·”??0换成1，1换成0，原变量换成反变量，反变量换成原变量，则得到的结果就是反函数Y。;3、对偶定理 若两逻辑式相等，则其对偶式也相等。;2.6 逻辑函数的化简;2、最简与非－与非表达式 非号最少，并且每个非号下面乘积项中的变量也最少的与非－与非表达式。;3、最简或与表达式 括号最少，并且每个括号内相加的变量也最少的或与表达式。 化简步骤： 1）写出反函数的最简与或表达式； 2）利用反演定理写出函数的最简或与表达式。;2.6.3 逻辑函数的卡诺图化简法;（3）卡诺图化简法的步骤： 画出表示该逻辑函数的卡诺图； 找出可以合并的最小项； 选取化简后的乘积项，相加。;2、无关项在化简中的应用 （1）加入的无关项应与函数式中尽可能多的最小项具有逻辑相邻性； （2）×的取值可以为0，也可为1，视具体情况而定。;不利用随意项的化简结果为：;真值表;4.2.2 组合逻辑电路的设计方法;真值表; 2 ;用与非门实现;用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。;1;Y=;4.3 若干常用的组合逻辑电路;允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。;集成3位二进制优先编码器74LS148;集成3位二进制优先编码器74LS148的真值表;二－十进制优先编码器;把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。;1、3位二进制译码器;2、集成二进制译码器74LS138;真值表;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;２、集成8421 BCD码译码器74LS42;74LS138的级联;一、 4选1数据选择器;二、 集成数据选择器;二、 集成数据选择器;集成8选1数据选择器74LS151;74LS151的真值表;三、 用数据选择器实现逻辑函数;基本步骤;求Di;画连线图; 数据分配器;逻辑表达式;1、半加器;1、全加器;全加器的逻辑图和逻辑符号;实现多位二进制数相加的电路称为加法器。;2、并行进位加法器（超前进位加法器）;三、 加法器的应用;2、二进制并行加法/减法器;3、二-十进制加法器;用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。;逻辑表达式;二、 多位数值比较器;真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A＇与B＇的比较结果，A＇B＇、A＇B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。