可编程串行接口芯片16550.pptVIP

第6章 可编程串行接口芯片16550 6.1 串行接口系统概述 6.1 串行接口系统概述 串行接口的基本结构如下： 串行接口的基本结构如下（续）： 9.1 串行接口系统概述 9.1 串行接口系统概述 6.2 可编程串行接口芯片16550 9.2 可编程串行口控制器8250 16550引脚简介 数据信号D7---D0：8根数据线和CPU数据总线连接。 与地址有关的信号:CS0、CS1、!CS2、!ADS。当CS0=CS1=1、!CS2=0时，16550可被CPU访问，并由A2--- A0选择要访问的寄存器。地址选通信号!ADS为低电平时，锁存三个片选信号以及A2--- A0的输入状态。 读写控制信号。16550有两对读写控制信号，两对信号功能完全相同，只不过是信号电平不同而已。RD、WR为高电平有效，!RD、 !WR为低电平有效。 中断控制和复位信号。16550具有中断控制和中断优先级处理能力，INTR引脚产生高电平有效地中断请求信号。PC中，使用OUT2来控制中断请求信号INTR的输出，而OUT1没有使用。MR是复位信号，通常与系统RESET信号连接，在系统复位时对16550复位。 时钟信号。XIN和XOUT是16550的主时钟引脚，晶体振荡器可连接在它们两者之间，或者XIN与外部时钟源连接。BAUDOUT输出是由发送器的波特率发生器产生的时钟信号，它常与RCLK输入连接，产生与发送器相等的接收器时钟。 与通信设备连接的信号。请求发送RTS、允许发送CTS、数据终端准备好DTR、数据装置准备好DSR、振铃RI、载波检测DCD、串行数据信号RxD和TxD。这些信号经过EIA驱动器驱动后与9脚D型连接器相连。 数据就绪信号。RxRDY和 TxRDY是接收器和发送器的就绪信号，常用于DMA方式控制数据传送。 16550内部有12个8位寄存器，但是只有8个端口地址，用8个地址表示12个寄存器，所采取的措施如下： 发送保持寄存器THR 和 接收数据寄存器RBR 共用一个地址，以读写信号来加以区分。 以读方式访问RBR， 以写方式访问THR 波特率除数寄存器的高字节TLH与中断允许寄存器IER使用相同的地址; 波特率除数寄存器的低字节TLL与接收数据寄存器RBR和发送保持寄存器THR使用相同的地址，为了区分，借用线路控制寄存器LCR的最高位DLAB位来区分 3，波特率除数寄存器（TLH与TLL） 4,中断允许寄存器（IER：Interrupt Enable Register）：16550有4级中断，按优先级从高到低依次为：接收出错中断、接收缓冲器满中断、发送保持寄存器空中断和MODEM输入状态改变中断。这些中断的允许或屏蔽由IER来控制 6,发送保持寄存器（THR：Transmit Holding Register）:该寄存器寄存CPU写入的一字节数据，在发送移位寄存器空闲时，自动转存到发送移位寄存器。按照编程制定的帧格式，发送移位寄存器为每一个数据添加起始位、校验位和停止位，转换成串行数据，在发送器时钟的控制下，经SOUT端一位一位地发送出去。 7,接收缓冲寄存器（RBR：Receive Buffering Register）：在接收器时钟的控制下，接收移位寄存器从SIN端子接收的一帧数据，去掉起始位、校验位和停止位，转换成并行数据送接收缓冲寄存器等待cpu读取。 16550芯片数据传输过程 REV_SHOW子程序流程图 IER格式 类型2中断：接收缓冲区满（数据接收完毕） 1---允许 0---屏蔽 类型1中断：发送保持器空（数据发送完毕） 1---允许 0---屏蔽 类型3中断：接收出错 1---允许 0---屏蔽 类型0中断：MODEM状态改变 1---允许 0---屏蔽 I2E I1E I3E I0E 0 0 0 0 D0 D1 D2 D3 D4 D5 D6 D7 只要IER寄存器的相应位写“1”就允许中断请求，写“0”就禁止中断请求 5,中断标识寄存器（IIR：Interrupt identifier Register）：如果16550工作于中断方式，IIR指出有无待处理的中断发生及其类型，并封锁比此类优先级低的所有类型中断。 IIR格式 0---中断有待处理 1---无中断 11---接收出错 10---接收缓冲器满 01---发送保持器空 00---MODEM状态改变 0---不超时 1---超时 00---无FIFO 01---允许FIFO，但不可用 11---允许FIFO 未决中断指示 中断类型标识 超时中断 0 0 FIFO指示标志 D0 D1 D2 D3 D4 D5 D6 D7 为了具体识别究竟是哪种事件引起的中断（即中断源），UART内部设置了中断识别寄存器IIR。它保存着在请求中断的中断类型