西安交通大学计算机组成原理专题实验(上)第一次实验报告.pdf

计算机组成原理专题实验报告（第一次） 学生姓名 专业/班级 计算机11 班 学 号 所在学院 电信学院 指导教师 姜欣宁 提交日期 2013 年11 月28 日 计算机组成与系统结构专题实验 （一） ——存储器设计 1.实验目的 学习和掌握存储器的工作原理、工作时序和具体操作；进一步熟悉开发平台 和VHDL 语言的使用。 2.实验要求 ①．写出实现以上功能的器件的VHDL 代码并反映出设计思路（利用流程图、 状态图等） ②．记录和分析读写存储器时的仿真波形 （存储器的读写周期（时序）） ③．记录设计和调试过程。 3.实验原理 在实验原理这一部分，我主要介绍一下存储器的工作原理。 主存储器包括存储体，各种逻辑部件及控制电路等。存储体由许多存储单元组 成，每个存储单元又包含若干个存储元件，每个存储元件能寄存以为二进制代码 “0”或“1”。在主存当中，每个存储单元都有其地址号，以方便实现按地址存 取。MAR 是存储器地址寄存器，用来存放与访问的存储单元的地址，其位数对应 存储单元的个数。 MDR 是存储器数据寄存器，用来存放从存储体某单元取出的代码或者贮备往某 存储单元存入的代码，其位数与存储子长相等。将该字的地址送到MAR，经地址 总线送至主存，然后发读命令。主存接到读命令后，得知需将该地址单元的内容 读出，便完成读操作，将该单元的内容读至数据总线上，至于该信息由MDR 送至 什么地方，这已不是主存的任务，而是由CPU 决定的。若要想主存存入一个信息 字时，首先CPU 将该字所在的主存单元的地址经MAR 送到地址总线，并将信息字 送入MDR，然后向主存发些命令，主存接到写命令后，便将数据线上的信息写入 到对应地址线指出的主存单元中。 图1 存储器原理框图 译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信号，该信 号在读写电路的配合下完成对备选中单元的读写操作。 存储芯片通过地址总线，数据总线和控制总线与外部连接。 地址线是单向输入的，其位数与芯片容量有关。数据线是双向的，其位数与芯 片可读出或写入的数据位数有关。地址线和数据线的位数共同反映存储芯片的容 量。控制线主要有读/写控制线与片选线两种。读/写控制线决定芯片进行读/写 操作，片选线用来选择存储芯片。由于存储器是由许多芯片组成，需用片选信号 来确定哪个芯片被选中。 图2 存储器地址选通及数据传输示意图 4.设计思路与源代码 4.1 实验内容 ①．利用硬件描述语言 VHDL 设计一个存储器 SRAM (ROM\FIFO 等），容量为 256*16bit （若只进行仿真，容量可以加大：1K*32bit）。课下可以尝试实现 ROM 和FIFO； ②．对存储器的访问所需的各种信号（地址、数据及控制总线）的实现，有两 种方式产生：①由控制电路产生（类似课内实验二的方法）② 由实验设备 TEC-CA 的开关（量）提供 ③．通过指示灯观察。 4.2 实验思路 在VHDL 语言的基础上，我们先对存储器的对外接口进行分析，确定其数据 线和地址线的根数，以及为实现存储和访问而必须存在的读写控制信号，之后再 根据存储器的读写时序来访问存储器。基本设计流程如下： 4.3 源代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_unSIGNED.ALL; ENTITY RAM IS PORT( address:in std_logic_vector(7 downto 0); data_in:in std_logic_vector(15 downto 0); write,read,cs:in std_logic; data_out:out std_log