第二章可编程逻辑器件的基本原理.pptVIP

2.1 专用集成电路设计与可编程逻辑器件 2.2 可编程逻辑器件分类 2.3 可编程逻辑器件的发展历程 2.4 可编程逻辑器件的基本结构 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 一、模拟ASIC 二、数字ASIC 专用集成电路ASIC是相对于通用集成电路而言的，它是专门为某一应用领域或某一专门用户需要而设计制造的集成电路器件，它可以将某些专用电路或电子系统设计在一个芯片上,构成单片集成系统。 ASIC按照设计方法的不同分为: Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 图2-1 ASIC的分类 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 模拟ASIC由线性阵列和模拟标准单元组成。由于模拟电路的频带宽度、精度、增益和动态范围等暂时还没有一个最佳的办法加以描述和控制，因此与数字ASIC相比，它的发展还相当缓慢。但模拟ASIC可减少芯片面积、提高性能、降低费用、扩大功能、降低功耗、提高可靠性以及缩短开发周期，因此其发展也势在必行。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 数字ASIC按照版图结构和制造方法分为全定制和半定制两种实现方法。 全定制法是一种基于晶体管级的手工设计版图的设计方法。全制定ASIC的各层掩模都是按特定电路功能专门制造的，设计者必须从晶体管的版图尺寸、位置和互联线开始设计，并据此确定整个电路的布局布线，已达到芯片面积利用率高、速度快、功耗低的最优化性能。涉及需借助全定制版图设计工具来完成。设计全定制ASIC，不仅要求设计者具有丰富的半导体材料和工艺技术知识，还要具有完整的系统和电路设计的工程经验。 利用全定制法设计的电路面积利用率最高、性能较好、功耗较低、集成度高、工作速度高，但其设计制作过程人工参与的工作量大、设计周期长，而且容易出错。 全定制法比较适用于批量较大的产品，如：通用中小规模集成电路设计、有特殊性能要求和功耗要求的电路设计、处理器中的特殊功能模块电路的设计等。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 半定制法是一种约束性设计方式。约束的主要目的是简化设计、缩短设计周期、降低设计成本和提高芯片成品率。半定制法按逻辑实现的方式不同分为：门阵列法、标准单元法、可编程逻辑器件法三种。 门阵列法 标准单元法 可编程逻辑器件法 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 门阵列法 是较早使用的一种ASIC设计方法。用该法进行设计需预先制造好各种规模的硅阵列（称母片），其内部包括成行成列等间距排列的基本逻辑门、触发器等基本单元，芯片中留有一定的连线区。设计者根据所需要的功能设计电路，确定连线方式，将设计好电路的网表文件交给IC厂家。IC厂家再根据网表文件描述的电路连线关系，完成母片上电路元件的布局及单元间的连线，最后进行制版及流片。 利用门阵列法进行设计涉及的工艺少、模式规范、设计自动化程度高、设计周期短、成本低。但用该法进行设计，芯片面积利用率低、灵活性差且对涉及限制过多。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 标准单元法: 又称库单元法，它是以设计好的标准单元库为基础。用该设计方法设