南昌大学数字电路和逻辑设计试卷A.doc

《数字电路与逻辑设计》试卷A （闭卷） 班级 学号 姓名 成绩 一．单项选择题（每题1分，共10分） 1．表示任意两位无符号十进制数需要（B ）二进制数。 A．6 B．7 C．8 D．9 2．余3应的2421码为（C ）。 A B C D3．补码1．1000的真值是（ D ）。 A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（B ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，的反函数为（A ）。 A. B. C. D. 6．下列四种类型的逻辑门中，可以用（D ）实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 7． 将D触发器改造成T触发器，图1所示电路中的虚线框内应是（D ）。 图1 A. 或非门 B. 与非门 C. 异或门 D. 同或门 8．实现两个四位二进制数相乘的组合电路，应有（ A ）个输出函数。 A． 8 B. 9 C. 10 D. 11 9．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ B ）个异或门。 A．2 B. 3 C. 4 D. 5 二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。每题2分，共10分） 1．原码和补码均可实现将减法运算转化为加法运算。 （ ） 2．逻辑函数则。 （X ） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（ ） 4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。 （X ） 5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。 (X ) 图2 三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分) 1．小数“0”的反码形式有（ ）。 A．0．0……0 ； B．1．0……0 ； C．0．1……1 ； D．1．1……1 2．逻辑函数F=A⊕B和G=A⊙B满足关系（A ）。 A. B. C. D. 3． 若逻辑函数则F和G相“与”的结果是（ B ）。 A． B． 1 C． D． 4．设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ABC ）。 A．x和y同为高电平 ； B． x为高电平，y为低电平 ； C．x为低电平，y为高电平 ； D． x和y同为低电平. 5．组合逻辑电路的输出与输入的关系可用（ACD ）描述。 A．真值表 B. 流程表 C．逻辑表达式 D. 状态图 四． 函数化简题（10分） 1．用代数法求函数 的最简“与-或”表达式。（4分） 2．用卡诺图化简逻辑函数 F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13) 求出最简“与-或”表达式和最简“或-与”表达式。（6分） 五．设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如图3所示。（15分） 图3 要求： 1．填写表1所示真值表； 表1 ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111