第四章：16位微处理器OK.pptVIP

存储器的分段管理 1MB空间的分段 1MB空间最多能分成多少个段？ 每隔16个存储单元就可以开始一个段， 所以1MB最多可以有： 220÷16＝216＝64K 个段 1MB空间最少能分成多少个段？ 每隔64K个存储单元开始一个段， 所以1MB最少可以有： 220÷216＝16 个段 存储器的逻辑地址和物理地址 8086CPU和8088CPU的区别 8088CPU是继8086之后推出的准十六位CPU，基本功能相同， 不同点在于： 1. 外部数据总线差别： 8086CPU外部总线16位; 8088外部总线8位; 2. 指令队列差别： 8086CPU指令队列可容纳6条指令; 8088CPU指令队列可容纳4条指令; 当8086的指令队列中有两个空字节（8088为一个空字 节），总线接口部件就会自动把指令取到指令队列中。 3. 34号引脚的定义不同 28号引脚的相位不同 8086CPU的两种模式 8086CPU最小工作模式 地址锁存器(8282) 数据收发器(8286/8287) 数据收发器(8286/8287) 8086CPU最大工作模式 8086CPU最大模式图 8086CPU最大模式图 8288内部结构 8288引脚图 (1) MRDC(存储器读命令) 相当于最小模式由8086发出的RD和M／IO两信号的组合，此时M／IO =1。 (2) MWTC (存储器写命令) 相当于最小模式由8086发出的WR和M／IO两信号的组合，此时M／IO =1。 (3) IORC(I/O读命令) 相当于最小模式由8086发出的RD和M／IO两信号的组合，此时M／IO =0。 (4) IOWC (I/O写命令) 相当于最小模式由8086发出的WR和M／IO两信号的组合，此时M／IO =0。 (5) INTA(中断响应信号) 中断响应信号INTA在最小模式由 CPU直接发出。 (6) 区别： MWTC,IOWC 和AMWC,AIOWC：后者比前者提前一个时钟周期。这样对一些较慢的设备或者存储器芯片就得到一个额外的时钟周期执行写操作 (7) MCE/PDEN 该信号与工作方式有关，工作方式由IOB上的信号确定。 IOB接地时，允许设备级联(MCE)，可用于控制级联的8259A; IOB接5V电源时，作外设数据允许信号PDEN用，控制外部设备通过I/O总线传送数据 (8)ALE ,DT/R,DEN 引脚与最小模式时信号相同(只是DEN反相为DEN)。 总线裁决器8289 总线裁决器8289 总线裁决器8289 总线裁决器8289 总线裁决器8289 并行优先权裁决方式 串行优先权裁决方式 8086/8088的主要操作功能 系统的复位和启动操作 8086/8088总线操作 8086总线周期示意 CPU往存储器或外设端口写数据的时序图 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最大模式读总线操作 最小模式下的总线保持 最大模式下的总线请求/允许 中断 中断分类 外部中断（硬件中断） 内部中断（软件中断） 内部中断（软件中断） 例：中断类型号为68H的中断操作过程。 中断:是指CPU运行程序期间，遇到某些特殊 情况（被内部或外部事件所打断），暂时 中止原先程序的执行，而转去执行中断服 务程序，这一过程叫中断(Interrupt)。 中断源 中断请求 中断响应 中断返回 IRET 中断服务子程序入口 主程序 断点 中断时的程序调用示意图 8086/8088的中断源分为两大类： 硬件中断(外部中断)：来自CPU的外部，由外设的请求引起。 软件中断(内部中断)：来自CPU的内部，由执行指令时引起。 INT n 指令 中断逻辑 断点 中断 溢出中断 INTO指令 单步中断 除数为0中断 非屏蔽中断请求 中 断 控 制 器 IR0 IR1 IR7 可屏蔽中断请求 软件中断 硬件中断 0型中断 1型中断 4型中断 3型中断 NMI INTR ? 非屏蔽中断：由CPU的引脚NMI引入，不能用软件来屏蔽，一旦有请求，CPU必须响应。不受中断允许标志IF的影响，并且在整个系统中只能有一个非屏蔽的中断。 ? 可屏蔽中断：由CPU的引脚INTR引入，受中断允许标志IF的影响。 软件中断通常有以下三种情况引起： （1）由中断指令INT引起的中断 CPU执行一条INT n指令后会立即产生中断，并且调用系统中相应的 中断处理程序去完成中断功能。指令中n指出了中断类型号。 （2）由CPU