等精度频率计策画.doc

等精度频率计 。测频模块的片外输入采 作者：孙林军 杨招弟 任战涛 指导老师：冯杰 （黄冈师范学院 物理科学于技术学院 孙林军 杨招弟 任战涛 黄冈 438000） 摘机和FPGA构成的最小系统为核心,以89C52单片机作为控制中心，汇编语言编程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL语言编程， 内设双向口，等精度测频模块，键盘编码扫描模块等。测频模块的片外输入采 作者：孙林军 杨招弟 任战涛 指导老师：冯杰 （黄冈师范学院 物理科学于技术学院 孙林军 杨招弟 任战涛 黄冈 438000） 摘要：本设计以单片机和FPGA构成的最小系统为核心,以89C52单片机作为控制中心，汇编语言编程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL语言编程， 内设双向口，等精度测频模块，键盘编码扫描模块等。测频模块的片外输入采 作者：孙林军 杨招弟 任战涛 指导老师：冯杰 （黄冈师范学院 物理科学于技术学院 孙林军 杨招弟 任战涛 黄冈 438000） 摘要：本设计以单片机和FPGA构成的最小系统为核心,以89C52单片机作为控制中心，汇编语言编程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL语言编程， 内设双向口，等精度测频模块，键盘编码扫描模块等。测频模块的片外输入采 作者：孙林军 杨招弟 任战涛 指导老师：冯杰 （黄冈师范学院 物理科学于技术学院 孙林军 杨招弟 任战涛 黄冈 438000） 摘要：本设计以单片机和FPGA构成的最小系统为核心,以89C52单片机作为控制中心，汇编语言编程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL语言编程， 内设双向口，等精度测频模块，键盘编码扫描模块等。测频模块的片外输入采用带宽运放OPA637放大，并使用TL3116 和 LM311构建迟滞比较器整形为方波信号送入FPGA内由可编程逻辑组建的测频单元运算；显示采用TC6963C控制液晶显示模块；等精度测量法。工作电路板使用8051FPGA 板。结果表明各项功能均达到要求，具有低功耗的特点。 关键字： 等精度测量 程控放大 周期测量 一 方案设计 1.设计方案论证 将信号比较整形为等频率的方波，再送入 FPGA内进行频率测量。 方案一：直接测频法。在确定的闸门时间内，利用计数器记录待测信号通过 的周期数，从而计算出待测信号的频率。此方案对低频信号测量的精度很低，较 适合于高频信号的测量。 方案二：测周法。以待测信号为门限，记录在此门限内的高频标准时钟的数 量，从而计算出待测信号的频率。但被测信号频率过高时，由于测量时间不足会 存在精度不够的问题，此方案适于低频信号的测量。 方案三：等精度测频法。其精确门限由被测信号和预制门控制共同控制，测 量精度与被测信号的频率无关，只与基准信号的频率和稳定度有关，因此可以保 证在整个测量频段内测量精度不变。因此我们选取方案三。 2系统方案设计 在本设计中，单片机的所有控制信号及数据接受和发送都是通过FPGA完成的，因此首先在FPGA内通过两片74373锁存芯片构成双向口电路，为两者搭建信号通道。 根据题目要求，频率测量范围要求从1赫兹到35兆赫兹，采用分段处理的方法， 对高低频分别采用不同的比较整形电路。FPGA内部特别设计乘法器与除法器。被测频率信号与100M时钟信号（40M标准时钟信号倍频后所得）计数所得的两路32位数据，经过乘除法运算后，将最终获得的被测信号的频率值送入单片机内 ，单片机控制液晶显示器显示。系统方框图： 二 理论分析： 2.1 等精度测频率 在测量过程中，被测信号与使能信号接入一个D触发器，此时使能信号功能相当于一个闸门，控制计数器的开始。同时将被测信号与闸门信号一同进入计数器。当被测信号的第一个上升沿脉冲来时，闸门信号也为上升沿，从而开始计数，当使能信号变为跳变为低电平的时刻，此时被测信号的上升沿控制闸门信号跳变为低电平，这样就保证了闸门信号内所计数是被测信号周期的整数倍。 对被测信号频率的计算公式： Fsin=Na*Fs/Nb Fsin：被测信号频率，Na:被测信号所得频率计数，Fs：100M ，Nb：标准时钟信号所得频率计数。 由于闸门信号时间长正好是被测信号周期的整数倍，所以Na不存在误差，而Nb存在+1.-1的误差，因此系统的相对误差为： 当T≈1s，Fs=100M时ΔFsin≈1/100000000HZ;符合题目要求。 但是当低频段的频率低于闸门信号频率时则无法计算出频率。 2.2等精度测周期 在测量周期的时候，首先将时间单