- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
七段数码管地动态扫描显示
实验四 七段数码管的动态扫描显示
动态扫描显示与视觉暂留
设计计数时钟
设计一个分频器,对50MHz分频输出到计数器,让计数器以较慢的速度递增。
module int_div(clk,div_out);
input clk;
output reg div_out;
reg [31:0] clk_div;
parameter CLK_FREQ = D50_000_000; //系统时钟50MHz
parameter DCLK_FREQ = D10; //输出频率10/2Hz
always@(posedge clk)
begin
if(clk_div (CLK_FREQ/DCLK_FREQ))
clk_div = clk_div + 1;
else
begin
clk_div = 0;
div_out = ~div_out;
end
end
endmodule
2.调用宏功能模块设计计数器
见讲义。(自己设计BCD码计数器)
3.数码管扫描显示程序设计(不含小数点)
module segmain(clk,reset_n,datain,seg_data, seg_com);
input clk;
input reset_n;
input [15:0] datain;
output [7:0] seg_data;
output [3:0] seg_com;
reg [3:0] seg_com;
reg [7:0] seg_data;
reg [3:0] bcd_led;
reg [26:0] count;
always@(posedge clk)
begin
if (!reset_n) count = 0;
else count = count + 1;
end
always@(count[26:25] or datain)
begin
case(count[26:25])
2b00:
begin
bcd_led = datain[3:0];
seg_com = 4b1110;//
end
2b01:
begin
bcd_led = datain[7:4];
seg_com = 4b1101;//
end
2b10:
begin
bcd_led = datain[11:8];
seg_com = 4b1011;//
end
2b11:
begin
bcd_led = datain[15:12];
seg_com = 4b0111;//
end
endcase
end
always@(seg_com or bcd_led)
begin
case(bcd_led)
4h0: seg_data = 8hc0;//0
4h1: seg_data = 8hf9;//1
4h2: seg_data = 8ha4;//2
4h3: seg_data = 8hb0;//3
4h4: seg_data = 8h99;//4
4h5: seg_data = 8h92;//5
4h6: seg_data = 8h82;//6
4h7: seg_data = 8hf8;//7
4h8: seg_data = 8h80;//8
4h9: seg_data = 8h90;//9
4ha: seg_data = 8h88;//a
4hb: seg_data = 8h83;//b
4hc: seg_data = 8hc6;//c
4hd: seg_data = 8ha1;//d
4he: seg_data = 8h86;//e
4hf: seg_data = 8h8e;//f
default: seg_data = 8h80;//0
endcase
end
endmodule
4.设置芯片和管脚。设置芯片型号、配置芯片型号等内容。
参照以下文件配置芯片管脚,并运行该tcl 脚本。
#Setup.tcl ------ Setup pin setting for EP3C25-V5 main board
set_global_assignment -name RESERVE_ALL_UNUSED_PINS AS INPUT TRI-STATED
set_global_assignment -name ENABLE_INIT_DONE_OUTPUT OFF
set_location_assignment PIN_149 -to clk
set_location_assignment PIN_90 -to reset
您可能关注的文档
最近下载
- 南昌工程学院811水力学考研真题试题(含标准答案)2019年.doc VIP
- Section A(3a~3c)Unit 1 What's the matter【核心素养教学评一体化教学设计】人教新目标八下.doc
- 麻疹健康讲座.ppt VIP
- 中文版日本标准 JIS G 4305-2005.doc VIP
- 空调维保售后服务方案.docx VIP
- 廉洁教育党课违反廉洁纪律案例警示PPT课件.pptx VIP
- 司法鉴定人培训试卷.docx VIP
- 安全生产事故应急处理指南.docx VIP
- 南昌工程学院水力学 试题及答案.doc VIP
- NB_T47028-2023压力容器用镍及镍合金锻件.pdf VIP
文档评论(0)