带DDR2 RAM的PCB的层叠结构设计.doc

中国科技论文在线 带 DDR2 RAM 的 PCB 的层叠结构设计 张晨鹂1，廖洲2 1 武汉理工大学信息学院，武汉（430070） 2 华中科技大学电信系，武汉（430070） E-mail: zcl__1986@163.com 摘 要：随着处理器的速度的提高，其对外部存储器的速度要求也越来越高，这样导致 PCB 的设计难度也会随之而增加。论文研究了 PCB 叠层设计过程以及工程上常用到的材料规格， 并讨论了层叠结构对阻抗，信号回路的影响。该论文还分析在绘制带有 DDR2 芯片的电路 板时如何根据阻抗的需要设计层叠结构，并结合实际的工艺制作中的情况，重点提出在设计 叠层结构的时候应该注意的参数改变的问题，并分析了参数改变的原因以及解决办法。 关键词：SI9000；层叠结构；信号回路；镜像平面；介电常数 中图分类号：TP393.0 1 引言 随着语音视频压缩处理技术的发展，以及各种智能分析算法的出现，语音和视频处理芯 片的处理速度也日益提升。例如，TI 公司的最新的 DAVICI 多媒体信号处理器的速度已经 达到了 1GHZ。在这样高的速度下，芯片对外部存储器速度的要求也日益提升。从 DM642 的SDRAM，到最新的DM6467 所要求的DDR2，其外部存储器的速度已经从100MHZ 提升 到了800MHZ[1]。然而随着速度的提高，有关反射、串扰等对信号完整性的影响也逐渐体现 出来。因此，我们有必要对PCB 的叠层结构、布线约束等进行正确的设计，并在PCB 投板 前进行仿真，以达到信号完整性的要求。本文主要讨论了带有DDR2 RAM 的PCB 在阻抗和 层叠结构上的设计以及在实际制作中会遇到的一些问题。 2 带DDR2 RAM 的PCB 的阻抗需求 DDR2 RAM 对PCB 的阻抗需求是单端60 欧，误差+10%[2]。而决定PCB 的阻抗的因素， 除了覆铜厚度，布线的宽度等，还跟PCB 的材质，介电常数等有关。对于单端的PCB 走线 的阻抗，可以由以下公式计算得到[3]： 微带线的阻抗计算公式为： 87 5.98h ln( ) ε + + 0.8w t r (1) 带状线的阻抗计算公式为： 60 1.9b ln( ) ε 0.8w+ t r (2) 其中，Er 为介质的介电常数，t 为传输线覆铜的厚度，h 和b 为介质的厚度，w 为传输 线宽。由上式可以看出：PCB 走线的阻抗与介质的厚度成正比，与介电常数、传输线覆铜 的厚度和传输线宽成反比。 知道了PCB 阻抗的需求以及阻抗如何计算实现后，我们就可以根据需求设计PCB 的叠 层和走线宽度了。从公式我们可以看出，计算还是相当复杂的，但是在如今，随着计算机技 术的飞速发展，这种传统的复杂的计算已经有很好的软件去完成了。本次计算所采用的软件 就是SI9000。 SI9000 是POLAR 公司出品的一款功能强大的PCB 阻抗计算软件，它可以实现从普通 -1-  中国科技论文在线 无阻焊覆盖的微带线(Microstrip) 、带阻焊覆盖的微带线、嵌入式微带线、带状线（sripline） 到普通差分线和埋入式差分线等的阻抗计算。 3 层叠结构对返回路径的影响 在设计的需求中，我们采用的是8 层板的PCB 设计，PCB 的厚度设计为1.6mm。由于 主芯片采用的是BGA 的封装，并且引脚间距只有0.65mm 的间距，所以，走线宽度设定为 4mil（1mil=0.0254mm）。要想设计出符合这些需求的PCB，首先就要知道PCB 厂家常用的 材料的指标和设计工艺。一般来说，多层PCB 的结构如图1 所示。 图1 多层PCB 结构 现在对PCB 各层进行简单的介绍。 首先，上下两端实线是 PCB 的表层覆铜。一般来说，表层覆铜的厚度为 18μm 和 32 μm 两种，另外 12μm 和70μm 供特殊需求。表层覆铜与走线的阻抗有关。同时，在PCB 加工过程中，表面两层的覆铜一般是采用蚀刻的方式进行的，这样加工出来的 PCB 走线的 截面将不是一个标准的矩形，而是一个梯形，如下图所示。 图2 PCB 走线截面 由于目前我们的PCB DDR2 走线的线宽设计为4mil，如果我们设计表面两层的覆铜厚 度为32μm，由于长高比为2：1 左右，这个梯形就很明显了。而实际导线的上下宽度是不 一样的，由趋肤效应我们知道，在高速信号下电子的流动都是集中在导体的表面的[4]。在长 高为2：1 的情况下，电子相当于就是在一个不规则的截面上流动，阻抗也相对不好控制。 所以，我们应该选择比32μm 小的覆铜厚度。我们这里选择了18μm 的厚度，长高比在4： 1 左右，截面可近似为矩形。 其次是虚线部分，该层一般是采用半固化材料。而常用的半固化材料如表1 所示。 -2-  中国科技论