第三个阶段.ppt

第三章 Intel处理器架构 发展简史 指令集架构(Instruction Set Architecture) Intel N处理器的硬件架构 内存的工作原理，cache工作原理 (介绍CUP、Register、caches、Memory 、Bus 、Branch Prediction 、Trace Cache 、Out of order等概念) 处理器执行指令的三个阶段 单指令多数据技术(SIMD Technology) 超流水线技术 浏览IA-32的发展简史 Intel Pentium MMX 技术 Intel MMX 技术使用在单指令多数据 (SIMD) 执行模式，在64-bit MMX寄存器上包含打包的整形数据(packed integer data)完成并行计算 。 提高性能在： 高级多媒体应用 图形处理 数据压缩应用 Intel 处理器(IA-32, IA-64) Intel Pentium 4 处理器 IA-32是第一个基于Intel NetBurst 微架构的处理器 Intel NetBurst 微架构是一个新的 32位微处理器 以比以往IA-32处理器更高的时钟速度和性能等级操作 第一次实现Intel NetBurst 微架构 迅速运转的引擎 超流水线技术 动态执行 新的缓存子系统 Intel处理器的硬件架构Intel NETBURST 微架构 NetBurst 微架构的重要特性: 迅速执行的引擎 算术逻辑单元 (ALUs) 以双倍的处理器频率运行 简单整型操作以1/2处理器Clock执行 提供高吞吐量并且减少执行延迟 超流水线技术 20级流水线技术居桌面PCs 和服务器产业芯片时钟速率之首 提供主频（headroom）高度和可计量性这些技术，有发展前景 先进的动态执行 高级的分支预测算法 新的cache子系统 Intel? NetBurst? 微架构重要特性 超流水线技术使时钟速度和频率(headroom)达10 GHz Intel NetBurst 微架构系统总线达到400 MHz高性能，具有(quad-pumped) 接口的 Intel NetBurst 微架构系统总线。 快速执行引擎减少基本整型指令的延迟 使之能够并行乱序执行 超量流水使之能够并行化 重命名硬件寄存器避免名称空间的限制 64和128 字节的特色cache 有特色的硬件预取 Intel? NetBurst? 微架构重要特性 存储结构 Intel? NetBurst? 微架构 Intel Pentium 4 Xeon处理器 Intel? Pentium? 4 处理器 Streaming SIMD Extensions 2 (SSE2)数据流 Intel Netburst? 微架构 Intel Xeon? 处理器＋ 支持多处理器 超线程技术 (HT) 在一些服务器配置中，3级（ on die） cache 指令集架构（ISA） 作为一个程序员，我们不想面对微处理器，用微代码手工送每次和每个控制信号，我们宁愿抽象这些指令送给微处理器，而让微处理器设计者处理抽象指令，解码成微代码的控制操作。 相当于机器和汇编语言级的机器指令集架构视图。 高级语言程序 汇编代码 机器代码 简化计算机内存架构 处理器的Caches 小的高速内存称为Caches,用于提高物理内存的延迟。 Pentium处理器总有两个caches叫做L1 cache和L2 此cache,并且它可能有一个可选的L3 cache 典型使用在服务器上的。 使用L1 cache只存储数据，使用trace-buffer存储指令, 它是小的但是非常快。调用联合cache, 使用L2 cache既存储指令又存储数据。它比L1 cache长32倍并且慢3倍。 主内存是更大的。典型的超过128 megabytes,但它比L1 cache慢十倍。 处理器工作原理 当应用程序存取一段内存时，无论是Data load/store，处理器最初在cache中寻找数据。如果数据已经在cache中，cache bit出现，数据从cache中存取，没有接触主内存。当cache miss出现，需要的数据不在cache中，并且它需要从主内存中预取。取代需要若干字节或多个字节的请求，处理器预取64-byte块到cache中,期望存取内存额外用的时间更短。64-byte cache排列成64 byte为边界一行。例如： 第70 byte 将从64-127 byte中读取。 内存 从Pentium 4 处理器角度来看，内存是出奇的慢。如此慢几乎每个应用程序它的性能受限制。在执行指令之前，由于强迫处理器等待指令从内存中预取，所以缓慢的内存伤害了性能。 等待指令占据指令池，它也可能会塞满，留下处理器没