数字频率合成器的设计规划.docVIP

第4章 数字频率合成器的设计 随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。 频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。频率合成的方法很多，可分为直接式频率合成器、间接式频率合成器、直接式数字频率合成器( DDS)。直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。该方法频率转换时间快(小于100ns)。 锁相式频率合成器是利用锁相环（PLL）的窄带跟踪特性来得到不同的频率。该方法结构简化、便于集成，且频谱纯度高，目前使用比较广泛。 直接数字频率合成器（Direct Digital Frequency Synthesis简称： DDS）是一种全数字化的频率合成器，由相位累加器、波形ROM，D/A转换器和低通滤波器构成，DDS技术是一种新的频率合成方法，它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。但合成信号频率较低、频谱不纯、输出杂散等。 这里将重点研究锁相式频率合成器。4.1 数字频率合成器的设计任务 1、设计指标： （1）要求频率合成器输出的频率范围； （2）频率间隔为； （3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于； （4）数字显示频率； （5）频率调节采用计数方式。 设计要求： （1）要求设计出数字锁相式频率合成器的电路。 （2）数字锁相式频率合成器的各部分参数计算和器件选择。（3）数字锁相式频率合成器的仿真与调试制作要求： 自行装配和调试，并能发现问题解决问题。测试主要参数：包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的捕捉带和同步带测试。 写出设计与制作的全过程，4.2 数字频率合成器的组成及工作原理 频率合成器是现代通信设备的重要组成部分频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。锁相式频率合成器其优点是可以实现任意频率和带宽的频率合成具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。 4.2.1 数字频率合成器的组成 数字锁相式频率合成器根据信道间隔和工作频率可分为式频率合成器和吞脉冲式频率合成器。 式频率合成器 典型的频率合成器图如图41所示。它由参考振荡、参考分频器鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）和可编程分频器组成。 图41 直接式频率合成器组成框图 它仅在锁相环的反馈支路中插入一个可编程控制的分频器（N）。信号源产生一个标准的参考信号源输出频率为经过R 次分频后得到频率为的参考脉冲信号。 且加至鉴相器。另一方面压控振荡器产生频率为的信号并经过可变分频器的N 次分频后获得反馈信号频率为。鉴相器输出相位误差信号经过环路滤波器后送到压控振荡器调整其输出频率在环路锁定时，鉴相器两输入的频率相同，同时压控振荡器输出经N次分频后得到频率为的脉冲信号，它们通过鉴相器进行比相。当环路处于锁定状态时，，则： 。 显然，只要改变分频比N，即可达到改变输出频率的目的，从而实现了由合成的任务。在该电路中，输出频率点间隔。这样，环中带有可变分频器的PLL就提供了一种从单个参考频率获得大量频率的方法。环中的N分频器用可编程分频器来实现，这就可以按增量来改变输出频率。这是组成锁相频率合成的一种最简便的方法。 吞脉冲式频率合成器 吞脉冲式频率合成器也称变模分频频率合成器。在频率合成器中，VCO的输出频率是直接加在可编程分频器上的。目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨力为代价的。若以减小参考频率的办法来维持原来的频率分辨力，这又将造成转换时间的加长。最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。它的工作速度虽不如固定模数的前置分频器那么快，但比可编程器要快得多频率合成器图。 图42 吞脉冲式频率合成器组成框图 为保证足够小的信道间隔和比较高的工作频率，可采用吞脉冲式数字锁相频率合成器。所谓吞脉冲技术，就是采用高速双模前置分频器，有两个分频模数，当模式控制为高电乎时分频模数为P+1，当模式控制为低电平时分频模数为P。双模分频器的输出同时驱动两个可编程分频器，它们分别是主计数器N和吞食计数器A，通常