Chap3_c_清华大学模拟集成电路分析与设计.docVIP

Chap3_c_清华大学模拟集成电路分析与设计 模拟集成电路分析与设计（池保勇） 第三章?单管放大器的分析与设计? 3.4 电阻作负载共源放大器的设计：基于gm/ID的设计流程 前面我们介绍了电阻作负载共源放大器的大信号特性、低频小信号特性、频率响应特性以及噪声特性，本节将以前面各节分析的结果为基础，介绍电阻作负载共源放大器的设计方法。每一个工程师基于不同的思路会提出不同的设计方法，因此每一个电路的设计方法是多种多样的。我们这里介绍的是一种基于跨导效率gm/ID的设计流程和设计方法。由于这种设计流程和设计方法利用了晶体管的Hspice仿真结果，从而减小了设计的迭代次数，并且从前一次迭代中很容易发现电路性能出现偏差的原因，为下一次迭代指明方向，因此这种设计流程和设计方法在模拟电路中得到广泛应用。下面我们以电阻作负载共源放大器的设计为例来介绍基于gm/ID的设计流程和设计方法。 图3-54给出了一电阻RL作负载的共源放大器，这里假设信号源是理想的，内阻为0，该放 下面我们先来分析这个简单放大器与设计有关的一些性能参量，大器驱动一个容性负载CL。 然后以一个例子来讨论该放大器的设计问题。 图3-54 电阻作负载的共源放大器（驱动容性负载） 该放大器的低频小信号增益为（这里假设晶体管的本征增益gmro远高于放大器的低频小信号增益） 自由于信号源是理想的，因此晶体管栅极不会给该放大器的传输函数引入极点1，输出节点所 引入的极点成为主极点。若忽略晶体管的Cdb和Cgd的影响，则该放大器的-3dB带宽为 该放大器在输出端所产生的噪声功率谱密度为： 类似于RC网络，该放大器的输出噪声功率谱密度由负载端电容决定，α为该放大器的噪声放大器因子，它与放大器的增益有关，反应了放大器中MOS晶体管的噪声贡献大小。 为了保证该放大器可以获得较高的增益，并减小放大器增益急剧变化所引入的畸变，MOS晶体管应工作于饱和区，这就限制了输出端的电压摆幅。按照MOS管工作于饱和区的条件，1 该极点所对应的时间常数为0，频率为无穷大，对放大器的频率响应没有影响。 编 教 材 勿试扩行散本ω?3dB=vo,tot2=av=-gmRL (3-108) 1 (3-109) RLCLkTkT(1+γgmRL)=α? (3-110) CLCL 模拟集成电路分析与设计（池保勇） 输出端可达到的最低电压为晶体管的过驱动电压Vov，可达到的最高电压为VDD。考虑到输出端的静态工作点为VDD?IDRL（这里Vov、ID由晶体管偏置（即晶体管栅端所加的静态电压）VB有关），可知该放大器输出端的最大电压摆幅（峰－峰值）为 SWMax=2×Min(VDD?IDRL?Vov,IDRL) (3-111) 编 教 材 勿试扩行散本自式(3-108)～(3-111)是该放大器的设计方程。设计这样的一个放大器需要确定如下参数：容性 负载CL的大小、电阻负载RL的大小、晶体管的尺寸W、L和栅端所加偏置电压VB的大小。上面的四个方程可以用来确定这些电路参数：根据放大器对输出信号动态范围的要求，可由式(3-110)和(3-111)确定所需容性负载CL的大小；根据放大器对-3dB带宽的要求，可由式(3-109)确定电阻负载RL的大小；根据放大器对低频小信号增益的要求，可由式(3-108)确定晶体管的跨导gm；再考虑到放大器对功耗的要求，就可以确定该放大器的跨导效率gm/ID。考虑到晶体管的跨导效率gm/ID、晶体管的特征频率fT、流过晶体管的电流密度ID/W、晶体管的过驱动电压Vov之间是一一对应的，知道了其中的任何一项，就可以确定其它各项的大而晶体管的沟道小，因此我们可以确定该放大器的宽度W和栅极所加静态偏置VB的大小。长度L则是考虑到要使得晶体管的本征增益gmro远高于所要求的低频小信号增益这一条件来确定的（这也是式(3-108)成立的条件）。在使用式(3-109)时，我们忽略了晶体管的漏端电由于在设计时我们还不知道晶体管的尺寸，而Cdb和Cgd均与容Cdb和栅漏电容Cgd的影响，晶体管尺寸有关，因此开始设计时还不能确定这些电容的大小，这种忽略会使得放大器的-3dB带宽出现偏差，但这种偏差通过迭代过程是很容易纠正的。 我们以下面的例子为例来说明该放大器的设计流程和设计方法。为了简单，这个例子直接给出了容性负载CL的大小，本书后面的章节将介绍由输出信号动态范围来决定CL的过程。 【例3.4】 采用我们的0.35μm CMOS工艺，设计一个如图3-54所示的电阻作负载的共源放大器，要求晶体管的尺寸尽可能的小以减小芯片面积。设计指标要求为：低频小信号增益为 -2, 消耗的电流小