桶式移位器设计.pptVIP

桶式移位器设计 指令格式 三级流水线指令执行过程 三级流水线指令执行过程 数据处理指令执行过程 数据存储指令执行过程 转移指令执行过程 数据通路 桶式移位器BS(Barrel Shifter) 是高速微处理器中的常用部件 能在单周期内完成多种方式、各种位数的移位操作。 用于实现移位指令、浮点计算中的小数点对齐等。 移位操作种类 算术右移：将高位的移空部分补充符号位的值 逻辑右移：要给高位补0 算术左移和逻辑左移：给低位的移空部分补0 循环右移：将从高位移出的部分补入低位 移位操作举例 1000_1110 算术右移两位： 1110_0011 逻辑右移两位： 0010_0011 逻辑左移两位： 0011_1000 循环右移两位： 1010_0011 左移可以由右移位实现 BS的实现 BS BS的实现（全译码） BS的实现（全编码） BS的实现（部分译码） BS的实现方式 针对BS的控制方式，可以有： 全译码方式 全编码（不译码）方式 部分译码方式 基于三值逻辑控制的方式 全译码方式 对表示移位次数的二进制位进行完全译码，分别给出各种移位的单独控制线。 对于32位字长来说，移位部分有32根控制线SC31~ SC0分别控制移31~0位时的操作 循环右移 循环右移 逻辑右移 算术右移 逻辑右移 逻辑左移 输入逻辑实现 BS的in1在右移时应为输入的数值，左移时应为“0”。in1在Sin1信号的控制下，选择ai或逻辑“0”。 in1i = ai·Sin1 在右移时in2的结果为“0”或符号位，由 控制；左移时为输入值，由Sin2控制；右移时要填补的值由D0/1端决定，当要补“0”时它固定为“0”，当要补符号位时它接符号位。即： D0/1 = Ssign · a31 in2输入逻辑为： 输入逻辑实现 8位全译码方式BS 8位全译码方式BS RC模型 假定BS中每个传输管电阻为R，源、漏电容都是Cd，一位斜传的导线电容为Cw。 输出：对8位全译码BS来说，传输管网络部分要放电的电容包括8个传输管的漏电容，由于其输出没有斜传，故不存在Cw，因此输出端的总的RC时间延迟是：8RCd。 特点 全译码方式的原理十分简单，结构化程度也较高 输入、输出之间仅通过一级传输管相连，因而传输管的延迟对BS速度影响不大。 布线数和管子都比较多，占用的面积也比较大，而且走线较长，从而可能影响整个BS的速度。 32位BS包括： 控制线有35根(包括D0/1)，控制线和数据线至少占用67条水平布线通道 in1需要6×32个晶体管，移位处理需32×32个晶体管，in2需14×32个晶体管，合计1664个晶体管， 部分译码方式BS 部分译码方式BS介于前两者之间的一种方案，它将移位分成几部分，每部分的控制由移位次数的译码值决定 这种方式的in1与in2的逻辑与全译码方式的相同 16位部分译码方式BS 32位部分译码方式BS设计 32位部分译码方式BS的RC模型 R(12Cd+4Cw) + 2R(4Cd) = 20RCd + 4RCw 部分译码方式BS的特点 成本： 部分译码方式控制线有15根（包括D0/1），控制线和数据线至少占用51条水平布线通道 in1需要6×32个晶体管，第一部分移位需8×35个晶体管，in2需14×32个晶体管，第二部分移位需4×32个晶体管，合计1068个晶体管 特点： 布线通道和管子数较少 输入与输出之间的传输管数目为两个，不会对速度产生太大的影响 结构化程度也较高 全编码方式BS 全编码方式BS就是不对移位次数译码，而是直接利用移位次数码的各位b4、b3、b2、b1和b0分别控制移16位/0位，8位/0位，4位/0位，2位/0位，和1位/0位 空位处理 全编码方式BS 全编码方式BS的原理和设计较复杂，而且延迟时间可能较长 优点是基本移位部分需要的晶体管和控制线数目都较少，适合处理单向移位操作 基于三值逻辑控制方式的BS 每一级操作有三种可能：左移、右移和不移位，通过三值逻辑（-1,1,0）进行实现可能更方便些。 所有32位的移位可以通过这些移位的组合构成 第一级实现1位的左/右移位（或不移位） 第二级实现3位的左/右移位（或不移位） 第三级实现9位的左/右移位（或不移位） 第四级实现18位的左/右移位（或不移位） 基于三值逻辑控制方式的BS 基于三值逻辑控制方式的BS 循环右移5位(0101): 右移4位 + 右移1位 右移 左移 module bs_dp(out, Bbus, Sin1, Sin2, Ssign, sb, sbb); inp